[VHDL编程] source7-8

说明：verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，7-8章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 7- 8
<余月森> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] cpld

说明：cpld与单片机接口设计,利于电子设计及应用- Interface design between microprocessor and cpld ,suit for IC design and application
<宋健> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] codestream

说明：设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
<许嘉璐> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] pcm

说明：该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
<许嘉璐> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] muxplusii --vhdl 经典程序

说明：用VHDL编写的数字时钟,可变宽度脉冲产生器-prepared using VHDL digital clock, Variable width pulse generator, etc.
<vhdp> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] 66_FIR

说明：这是一个VHDL写的FIR模块，我的编译环境是QuartusII 5.0-This is a VHDL modules written FIR, I compiler environment is Quartus II 5.0
<佴立峰> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] freqcntr

说明：分频器 几次分频欧次分频 vhdl 语言实现-several hours, frequency dividers Europe subregional frequency VHDL Language
<hjj> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] adder4_1

说明：这是用vhdl编写的四位加法器，请多指教-this is the preparation of the four VHDL Adder, please enlighten
<jason> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] color_space_converter

说明：verlog 编程 色彩空间转换 有测试文档-verlog programming color space conversion is testing documents
<周信均> 在 2025-02-13 上传 | 大小：8kb | 下载：1

[VHDL编程] videodigitalsignalscontroller

说明：用fpga技术实现基本的视频信号处理：主题程序；视频图象数据采集程序；sram的读写控制；测试程序-they simply use the basic technology of video signal processing : theme; Video data acquisition procedures; SRAM literacy control; test procedures
<yan > 在 2025-02-13 上传 | 大小：8kb | 下载：1

[VHDL编程] usb1.1phy

说明：USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
<william> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] ctfysj

说明：3-8译码器,BCD码转换10进制,计数器-3-8 decoder, 10 BCD switch 229, counter, etc.
<Gem> 在 2025-02-13 上传 | 大小：8kb | 下载：0