资源列表
[VHDL编程] verilog-sin
说明:FPGA开发sin波形,用verilog写的正弦波发生器。-FPGA development sin wave with verilog write sine wave generator<蒋壮> 在 2025-02-13 上传 | 大小:7kb | 下载:0
[VHDL编程] fixed_point_arithmetic
说明:该项目启动以便在verilog中创建定点(Q格式)算术模块-This project was started in order to create fixed point (Q format) arithmetic modules in verilog.<asdtgg> 在 2025-02-13 上传 | 大小:7kb | 下载:0
[VHDL编程] endatreduced
说明:endat2.2协议对应的驱动模块代码,适用于开发面向海德汉编码器反馈环控制模块-endat2.2 driver module corresponding to the protocol codes, for developing suitable feedback loop Heidenhain encoder control module<苟李> 在 2025-02-13 上传 | 大小:7kb | 下载:1
[VHDL编程] vscnfet_1_0_1
说明:CNFET VS-MODEL verilog-A 描述,用于Hspice仿真模型,优化MOSFET性能- stanford<kasang> 在 2025-02-13 上传 | 大小:7kb | 下载:0
[VHDL编程] 0263
说明:Thermonuclear using weighting factors Can realize the two-dimensional data clustering, For lack of EMD.<fiukangning > 在 2025-02-13 上传 | 大小:7kb | 下载:0
[VHDL编程] sequential detector
说明:verilog 固定序列检测器,能够检测10111序列,波形无误。适合Verilog初学者学习(Verilog fixed sequence detector)<章荣 > 在 2025-02-13 上传 | 大小:7kb | 下载:0
[VHDL编程] CANNY
说明:对特定图片进行canny边缘检测。首先是高斯模糊,然后sobel算子处理,再局部极大值确定,最后阈值判断。(Canny edge detection for a particular picture. The first is the Gauss fuzzy, and then the Sobel operator is processed, and then the local maximum is determined, and f<TonytheGreat > 在 2025-02-13 上传 | 大小:7kb | 下载:0