[VHDL编程] Barrel-shifter

说明：barriel shifter is used to design the unconfined shift. It has optional code to decide the logical function.also, you can decide the bit your shifter.
<> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] dianhua-jifeiqi-verilog

说明：电话计费器的verilog程序，希望对大家有用-Telephone billing verilog program
<罗康> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] ssl_decompose

说明：SSL安全协议解码源代码，和测试激励文件-SSL security protocol decoder source code, and test incentives document
<张雷> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl

说明：vhdl code for serial_receiver
<ali> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] sources

说明：This project is made for DE2 card , that is a chronometer
<youpiyoupi> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] 7_lan

说明：黑金开发板ENC28J60的Nios驱动-Black gold ENC28J60 development board driver
<龙韩> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog-montgomery-RSA

说明：基于Montgoery 算法的RSA,FPGA verilog 实现，有测试文件-Based on Montgoery algorithm for RSA,FPGA verilog implementation，bench file
<zj> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] devider

说明：分频器 可以实现1：3 1：1 的分频器 源代码-Divider can achieve 1:3 1:1 divider
<rocky> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] sdram_module3

说明：能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写-can complete read or write sdram， only include Verilog code and no simulation files
<苏羽金> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] iq_balance

说明：调整iq幅度不平衡的模块，可以解决载漏和边带问题。-Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.
<chan> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] chap5

说明：《VHDL编程实例》一书的范例文件,第五章内容-" VHDL programming examples," a book of sample files, the contents of Chapter V
<kangyi> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] VGA-a353

说明：PROGRAM FILE ...... XILINX ISE DESIGN....2014
<said> 在 2025-02-13 上传 | 大小：7kb | 下载：0