[VHDL编程] 时钟

说明：
<tianyf112233> 在 2008-11-06 上传 | 大小：7.95kb | 下载：0

[VHDL编程] color converter

说明：The main purpose of the core is a color transform tasks such as CIE XYZRGB, different RGBRGB and RGBYCbCr operations. The main part of color conversions from one to another color system concludes in 3x3 matrix multiplica
<cfriend> 在 2010-12-19 上传 | 大小：7.75kb | 下载：0

[VHDL编程] Verilog 设计技巧

说明：本文介绍了使用verilog语言进行硬件设计的一些基本技巧-This paper describes the use of Verilog hardware design language, the basic skills
<孙文福> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] crc_core

说明：程序主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。(The program is mainly used to detect or verify data transmission or to save possible errors.It is an error detection using the principle of division and remainder.)
<小李子公公> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] led

说明：verilog 控制 led灯 基于FPGA开发板(Verilog control LED lamp based on FPGA development board)
<你亲爱的父亲> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] ADC_SA_8bit

说明：the successive approximation part of the circuit. trial_root is loaded with value 8'b1000_0000 on the rising egde that makes count = 3'b000.
<liki20> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] uart

说明：实现串口的收发，可以稳定的运行，经过测试，可以完全应用于项目中。(The implementation of the serial port and transceiver, can run stable)
<小网忒小> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] hdmi

说明：HDMI协议的Verilog实现，通过对RGB三个通道分别进行TMDS编码完成，纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)
<frostmorne> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] 课设光立方代码

说明：基于CPLD，用VHDL语言编程，实现了一个8*8*8的光立方控制(Based on CPLD and programming with VHDL language, an 8 * 8 * 8 optical cube control is realized)
<冲激响应t> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] FPGA implementation of a 1-bit full adder

说明：FPGA implementation of a 1-bit full adder
<shilpakesav> 在 2020-05-03 上传 | 大小：7.27kb | 下载：0

[VHDL编程] spi_code

说明：spi master and slaver code
<sandayyang> 在 2020-08-27 上传 | 大小：7.98kb | 下载：0

[VHDL编程] NoC Verilog Codes

说明：Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：7.59kb | 下载：0