资源列表

« 1 2 ... 94 95 96 97 98 99100 .01 .02 .03 .04 ... 4311 »

[VHDL编程10_100m_ethernet-fifo_convertor

说明:10_100m_ethernet-fifo_convertor
<二叠好> 在 2025-04-23 上传 | 大小:482kb | 下载:1

[VHDL编程dsm3b

说明:3bDSM for PLL,which can achieve fractional divider ratio(3bDSM for PLL which can achieve fractional divider ratio)
<alan114> 在 2025-04-23 上传 | 大小:10kb | 下载:1

[VHDL编程vhdl交通灯

说明:实现十字路口两个交通灯的功能,完整实验报告,含源代码(The realization of the intersection of two traffic lights function, complete experimental report, including source code)
<无与伦比的> 在 2025-04-23 上传 | 大小:1.11mb | 下载:1

[VHDL编程NIOS设计从入门到精通

说明:nios大神进阶,一本非常好的FPGA书籍,从RTL到eclips(nios tech.a very good book learning FPGA tech.)
<qianrnerui> 在 2025-04-23 上传 | 大小:2.81mb | 下载:1

[VHDL编程《HELLO FPGA》- 软核演练篇

说明:FPGA实践分析 需要的详细介绍这些方面的知识(FPGA practice analysis requires detailed knowledge of these areas)
<bumblebee> 在 2025-04-23 上传 | 大小:15.29mb | 下载:1

[VHDL编程XILINX平台DDR3设计教程

说明:从零开始的Xilinx DDR3 控制程序编写教程,利用MIS IP核通过自编逻辑实现对DDR3的读写,强烈推荐(This is a zero to start Xilinx DDR3 control program written tutorial, the use of MIS IP kernel through the self compiled logic to achieve DDR3 reading and writing,
<喵卡琳> 在 2025-04-23 上传 | 大小:21.94mb | 下载:1

[VHDL编程电子时钟

说明:基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
<AZ1111> 在 2025-04-23 上传 | 大小:4.69mb | 下载:1

[VHDL编程数码管显示

说明:在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
<低转的丝巾> 在 2025-04-23 上传 | 大小:615kb | 下载:1

[VHDL编程ad9833

说明:AD9833的FPGA驱动程序,一种编写思路,简单易懂,适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)
<halftop> 在 2025-04-23 上传 | 大小:5.71mb | 下载:1

[VHDL编程tcp_ip_core_w_dhcp_latest.tar

说明:以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
<翾飞FEI> 在 2025-04-23 上传 | 大小:149kb | 下载:1

[VHDL编程国产FPGA参考设计IPCORE_UART_example_M5&M7

说明:国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication
<空空居士> 在 2025-04-23 上传 | 大小:3.02mb | 下载:1

[VHDL编程单周期CPU大作业-2020

说明:Verilog projects cpu
<sast> 在 2025-04-23 上传 | 大小:869kb | 下载:1
« 1 2 ... 94 95 96 97 98 99100 .01 .02 .03 .04 ... 4311 »

源码中国 www.ymcn.org