[VHDL编程] verilog实现dds

说明：基于FPGA实现信号发生器的的功能，较好的参考资料。(The function of signal generator is realized based on FPGA, which is a good reference.)
<sudochang> 在 2024-12-29 上传 | 大小：2.47mb | 下载：1

[VHDL编程] 运动目标检测

说明：通过fpga开发板控制ov7670摄像头检测目标 实现运动检测(shi xian yun dong jian ce .)
<zero_lz> 在 2024-12-29 上传 | 大小：13kb | 下载：1

[VHDL编程] 04_uart_test

说明：基于FPGA的串口通信实验，用的是黑金板子CYCLONE IV(FPGA UART test code,simple and easy to study,good)
<年轻的国王> 在 2020-02-25 上传 | 大小：3.37mb | 下载：1

[VHDL编程] SPI_UVM_VIP

说明：SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
<lfzero> 在 2024-12-29 上传 | 大小：5.22mb | 下载：1

[VHDL编程] formal_verification

说明：现在最流行的RTL设计方法之一，本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
<tanbour> 在 2024-12-29 上传 | 大小：4.67mb | 下载：1

[VHDL编程] 2017级计算机组成原理课程设计任务1--CPU设计实验

说明：学习计算机组成原理的必备利器 用实际操作来亲身感受计算机的内部工作原理(A necessary tool for learning the principle of computer composition Experience the inner workings of a computer with actual operation)
<溜溜66> 在 2024-12-29 上传 | 大小：21.99mb | 下载：1

[VHDL编程] elevator

说明：de2-115开发板2人6层电梯Verilog语言实现(Verilog language implementation of de2-115 development board 2-person 6-layer elevator)
<zyx....> 在 2024-12-29 上传 | 大小：3.61mb | 下载：1

[VHDL编程] CNN

说明：THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
<gothic22> 在 2024-12-29 上传 | 大小：1.72mb | 下载：1

[VHDL编程] 双电梯控制器

说明：使用verilog实现的双电梯控制器，1-9层，仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
<gothic22> 在 2024-12-29 上传 | 大小：245kb | 下载：1

[VHDL编程] FPGA系统设计与验证实战指南_V1.2

说明：FPGA系统设计与验证实战，内含各种常见的FPGA程序设计，AD，RS485，以太网等。(130 sets of resume template FPGA system design and verification, including a variety of common FPGA programming, ad, RS485, Ethernet, etc.)
<哼哼嘻嘻> 在 2024-12-29 上传 | 大小：31.57mb | 下载：1

[VHDL编程] AM调制解调

说明：基于Artix-7 FPGA的AM调制解调代码，从AD读入信号后，进行AM调制，并解调输出（将代码分成两个工程就是AM的调制和解调），其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and dem
<Emmanuel000> 在 2024-12-29 上传 | 大小：39.13mb | 下载：1

[VHDL编程] Verilog for simple alu

说明：Verilog for simple alu
<khsaloum> 在 2022-09-22 上传 | 大小：1.06kb | 下载：1