[VHDL编程] 滤波器实验报告

说明：设计一个 1MHz 的 FIR 低通滤波器。 要求： ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits，符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真，并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MH
<羊羊驼> 在 2025-04-23 上传 | 大小：334kb | 下载：1

[VHDL编程] Verilog-VGA-game-master

说明：打砖块游戏的verilog代码编写与仿真文件(Verilog code writing and simulation files for brick-blocking games)
<simplewqq> 在 2025-04-23 上传 | 大小：6kb | 下载：1

[VHDL编程] DE2_115_Default

说明：DE2-115板出厂时带有一个默认的配置位流，它演示了板的一些基本特性。(The DE2-115 board is shipped from the factory with a default configuration bit-stream that demonstrates some of the basic features of the board.)
<流火守夜人> 在 2025-04-23 上传 | 大小：3.01mb | 下载：1

[VHDL编程] LFM

说明：该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
<阿华> 在 2025-04-23 上传 | 大小：1kb | 下载：1

[VHDL编程] 华为经典FPGA设计全套入门技巧

说明：华为FPGA设计全套资料，学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
<fanpan> 在 2025-04-23 上传 | 大小：8.15mb | 下载：1

[VHDL编程] SDI_controller

说明：项目:用到FPGA驱动GV7600输出SDI信号，输出分辨率1920*1080p，首先，了解GV7600芯片的特性功能，按照bt1120协议传输10位Y，Cb，Cr数据；其次，我的项目中用的是10位通道分时复用传输Y，Cb，Cr数据；配置引脚很重要，当初verilog代码写好了，因为硬件引脚配置错误，导致调试一直不通；同时，sof文件也要一直更新(Based on FPGA to design the drive controller
<Davemissyou> 在 2025-04-23 上传 | 大小：2.48mb | 下载：2

[VHDL编程] HamamatsuCameralink-master

说明：实现cameralink，通过xilinx 生怕日天系列实现多路decameralin(Realize cameralink, realize multi-channel decameralin through Xilinx fearful day-to-day series)
<shouyayun> 在 2025-04-23 上传 | 大小：25kb | 下载：1

[VHDL编程] FT232H EEPROM Modify

说明：FT232H编程代码，可用于制作JTAG调试器(FT232H EEPROM Modify)
<Metro> 在 2025-04-23 上传 | 大小：621kb | 下载：1

[VHDL编程] DeSerTSW1250_V2_1_src

说明：TI TSW1250 FPGA code
<roc_verilog> 在 2025-04-23 上传 | 大小：8.01mb | 下载：1

[VHDL编程] DC Synopsys Workshop

说明：Design Compiler 工作台教程文档 操作手册(Design Compiler Workshop Tutorial Document Operation Manual)
<awaaaaaaay> 在 2025-04-23 上传 | 大小：12.2mb | 下载：1

[VHDL编程] vhdl pwm generator

说明：vhdl program for PWM generation
<metidji77@yahoo.fr> 在 2022-01-11 上传 | 大小：1.23kb | 下载：1

[VHDL编程] arm_vhdl-master

说明：Fully functional ARM processor with CoreSight debugging subsystem developed by ARM
<juenkko> 在 2023-02-08 上传 | 大小：885.22kb | 下载：1