[VHDL编程] P2S_SM

说明：This file contains the state machine which has the control signals required for the parallel to serial conversion-This file contains the state machine which has the control signals required for the parallel to serial con
<Shahzad> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_divider

说明：This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.
<Shahzad> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3

说明：用VerilogHDL实现了从NRZ码到HDB3码的编码过程-NRZ code to HDB3 code using VerilogHDL
<谈钒> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3_decoder

说明：用VerilogHDL实现了HDB3码到NRZ码的解码过程-decode HDB3 code to NRZ code using VerilogHDL
<谈钒> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：this is a code for sequenc detector
<bioscop> 在 2025-02-04 上传 | 大小：276kb | 下载：0

[VHDL编程] Xilinx_constraints.pdf

说明：detail timing constraint for Xilinx FPGA design
<jason> 在 2025-02-04 上传 | 大小：1.21mb | 下载：0

[VHDL编程] SRAM_Controller

说明：SRAM controller用于控制sram -SRAM controller
<liufl> 在 2025-02-04 上传 | 大小：313kb | 下载：0

[VHDL编程] UART_Rcvr

说明：uart 的源程序，用verilog编写-uart
<lwq> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] IIR

说明：VHDL语言编写的IIR滤波器，实现IIR功能-VHDL language of the IIR filter, the realization of IIR function
<zhangsan> 在 2025-02-04 上传 | 大小：5kb | 下载：0

[VHDL编程] shuzizhong

说明：Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
<YangPeng> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] 16-1MUX

说明：16 down to 1 Multiplexer in Vhdl
<Abdullah> 在 2025-02-04 上传 | 大小：64kb | 下载：0

[VHDL编程] 3-to-8Decoder

说明：3 to 8 Decoder in vhdl
<Abdullah> 在 2025-02-04 上传 | 大小：64kb | 下载：0