[VHDL编程] src

说明：七位表决器 非常好的程序 欢迎免费下载-Seven voting very good welcome to download the program
<彭浩> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] Wave

说明：波形发生器可产生正弦波余弦波方波由DDS原理产生-Cosine waveform generator can produce sine wave square wave generated by the DDS principle
<何恒盛> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] High-speed-digital-correlator

说明：16位高速数字相关器的VERIOLOG程序，已经编译通过了，可以使用-16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use
<莫然> 在 2025-02-04 上传 | 大小：3kb | 下载：1

[VHDL编程] adder

说明：用VHDL语言编写的全加器文件 希望对大家有所帮助 原创空间 大家多多支持-failed to translate
<苏打水> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] System_timer

说明：
<dafafa13> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] addr4

说明：可以实现四位全加器，使用四个全加器串联的方式，不是快速进位位的方式-Can achieve four full adder, full adder using four series were not as fast carry bit of the way
<刘芳> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] ram_fpgavhdl

说明：fpga vhdl实现一个标准双端口ram，可以作为单端口或者双端口用 -fpga vhdl achieve a standard dual-port ram, can be used as a single port or dual port with a
<站长> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] PLL

说明：SOPC 系统集成编译的PLL IP核 Verilog代码-pll ip core in SOPC
<zy> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] gcd_performence

说明：基于流水线设计的性能优先的gcd算法的verilog 代码 频率可达500M-based pipeline design gcd for high clock
<youyou> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] NCO

说明：用verilog语言写的NCO，在quartus环境中应用-Verilog language written with NCO, quartus environment in the applications
<刘春> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] jishu

说明：实现自动售货机的计数模块.en为接受信号，当投币开始时投币模块发出信号，计数模块开始工作，当计数到30时向控制模块发出t信号。Clr为控制器发送给计数模块的一个信号，当clr为1时，计数器归零。Clk为分频模块发送的时钟信号-failed to translate
<谌黔> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] Microcontroller-to-do-with-FFT

说明：用单片机做FFT快速离散傅利叶变换 及C语言源程序-Microcontroller to do with FFT fast discrete Fourier transform and the C language source code
<weikang> 在 2025-02-04 上传 | 大小：3kb | 下载：0