资源列表

« 1 2 ... .74 .75 .76 .77 .78 4279.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程28_ad9226_test

说明:此程序完成了的双路数据的采集,通过ad模块将模拟数据转化为12位数字信号,并通过串口发送在pc端的串口助手中显示(This program has completed the acquisition of dual data. Through the ad module, the analog data is converted into 12 bit digital signals and is sent to the serial
<张小er> 在 2024-10-05 上传 | 大小:3362816 | 下载:0

[VHDL编程ARS_SHA_1

说明:sha-1主控制模块实现了对整个sha-1流程的控制(The SHA-1 main control module realizes the control of the whole SHA-1 process.)
<anglo> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程dpram

说明:在quartus ii平台上,通过代码实现DPRAM,文件夹中包含仿真文件。(generate DPRAM through verilog)
<isusan> 在 2024-10-05 上传 | 大小:916480 | 下载:0

[VHDL编程8815397fft

说明:基于MATLAB/FPGA的fft的verilog实现。(Verilog implementation of FFT based on MATLAB/FPGA)
<hlayumi> 在 2024-10-05 上传 | 大小:2048 | 下载:0

[VHDL编程fifo

说明:fifo模块,改模块使用同步fifo设计,里面包含一些设计技巧,读延迟最少(The module of FIFO is modified by using synchronous FIFO, which contains some design skills and the least latency.)
<林林明> 在 2024-10-05 上传 | 大小:3072 | 下载:0

[VHDL编程VGA显示贪吃蛇(286116)

说明:基于FPGA的贪吃蛇小游戏设计程序源代码和调试方式(FPGA based Snake game design program)
<linxu1> 在 2024-10-05 上传 | 大小:13964288 | 下载:0

[VHDL编程counter

说明:计数器的实现。可用于各种密码算法中需要的计数器,编译正确,波形正确可直接使用。(Counter implementation. It can be used for counters needed in various cryptographic algorithms, compiled correctly, and the waveforms can be used directly.)
<VIRTUAL田> 在 2024-10-05 上传 | 大小:269312 | 下载:0

[VHDL编程cordic

说明:本代码实现的是利用cordic算法求出已知坐标的角度和幅度(This code implements the angle and amplitude of known coordinates using the CORDIC algorithm.)
<宣区大自然> 在 2024-10-05 上传 | 大小:7462912 | 下载:0

[VHDL编程Desktop

说明:一个简单的8 - 3 编码器,主要适用于初学人员参考,很好的例程。(A simple program means to encoder.)
<akkm> 在 2024-10-05 上传 | 大小:3072 | 下载:0

[VHDL编程Password lock

说明:一个 Quartus II 工程,芯片为EP3C55F484C8,是一个简单的保险箱密码锁。包含分频器、键盘去抖、8选1选择器、扬声器模块、动态扫描模块等多个模块。 主要功能: 1. 保险箱上设有密码输入和钥匙锁双重保险。 2. 当密码输入正确后,左边的指示灯亮,此时插入钥匙即可打开保险箱;当密码输入错误后,右边的指示灯亮,发出报警信号,此时需要重新输入密码。 3. 保险箱的密码可根据需要随时更换。(A Quartus II p
<yves05> 在 2024-10-05 上传 | 大小:4777984 | 下载:0

[VHDL编程ptos

说明:八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)
<godxun> 在 2024-10-05 上传 | 大小:17213440 | 下载:0

[VHDL编程eetop.cn_spi.tar

说明:基于wishbone总线的SPI主设备代码(spi master based on wishbone bus)
<说给自己听> 在 2024-10-05 上传 | 大小:247808 | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 4279.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org