[VHDL编程] miniuart-1.0.0.tar

说明：wishbone uart controller
<tekker > 在 2025-01-01 上传 | 大小：102kb | 下载：0

[VHDL编程] natebege-0.2.0.tar

说明：wishbone vhdl config tool
<tekker > 在 2025-01-01 上传 | 大小：14kb | 下载：0

[VHDL编程] 循环码

说明：这是对于循环码编码器的语言，希望对大家有帮助(This is the source code for cyclic code coding, I hope to help everyone)
<羽霜梦琳 > 在 2025-01-01 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：里面包括乘法器等多个verilog编码整理，大多数的编码应该都在内(It includes multiple Verilog coding collation, such as multiplier, and most of the codes should be included)
<羽霜梦琳 > 在 2025-01-01 上传 | 大小：5kb | 下载：0

[VHDL编程] 帧同步

说明：这是一个可以实现帧同步的编码，应用verilog编码(This is a coding that can implement fr a me synchronization, using Verilog coding)
<羽霜梦琳 > 在 2025-01-01 上传 | 大小：23kb | 下载：0

[VHDL编程] ef48dc75a9a60030c622898a19b0f2d6 (1)

说明：内有关于循环码的编码器的程序语言，可用quartus ii打开(There is a program language on the encoder of the loop code, which can be opened with Quartus II)
<羽霜梦琳 > 在 2025-01-01 上传 | 大小：15kb | 下载：0

[VHDL编程] shuzhizhong (1)

说明：数字时钟的FPGA设计，对学习FPGA有很大的帮助，希望大家能采纳(FPGA design of digital clock has great help for learning FPGA. I hope everyone can adopt it.)
<小艾525 > 在 2025-01-01 上传 | 大小：173kb | 下载：0

[VHDL编程] project_zyg

说明：利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)
<nbnm > 在 2025-01-01 上传 | 大小：1.92mb | 下载：0

[VHDL编程] FSM two sequence

说明：FSM sequence detector
<mgvayada > 在 2025-01-01 上传 | 大小：4kb | 下载：0

[VHDL编程] 2_FFs

说明：Flipflop with all possible combination verilog
<mgvayada > 在 2025-01-01 上传 | 大小：11kb | 下载：0

[VHDL编程] exp1

说明：vhdl xinhao,..............
<Creator > 在 2025-01-01 上传 | 大小：1.05mb | 下载：0

[VHDL编程] dds

说明：基于DDS的信号源设计（包括三角波、正弦波、方波）(Design of signal source based on DDS)
<雨渔鱼 > 在 2025-01-01 上传 | 大小：4.41mb | 下载：0