[VHDL编程] VHDLwork

说明：几个示例程序 用于初学者学习 比如计算器 停表之类程序(Several sample programs are used for beginners to learn)
<林颂威 > 在 2024-11-09 上传 | 大小：4.82mb | 下载：0

[VHDL编程] AES 128 ECB Decryption

说明：Block mode related AES-EBC Encryption
<RsD > 在 2024-11-09 上传 | 大小：23kb | 下载：0

[VHDL编程] AES 128 ECB Encryption

说明：Block mode related AES-EBC Decryption
<RsD > 在 2024-11-09 上传 | 大小：25kb | 下载：0

[VHDL编程] Package for AES-128

说明：Block mode related AES Package
<RsD > 在 2024-11-09 上传 | 大小：22kb | 下载：0

[VHDL编程] APBL

说明：APBL通信协议的FPGA设计，适用于高速通讯(APBL communication protocol FPGA verilog design)
<gq_zhou > 在 2024-11-09 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：FPGA Verilog设计UART通讯程序(UART communication code with Verilog in FPGA)
<gq_zhou > 在 2024-11-09 上传 | 大小：115kb | 下载：0

[VHDL编程] AHB_LITE

说明：AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
<gq_zhou > 在 2024-11-09 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：应用vhdl在实验箱上实现键盘扫描带有去抖并且移位(To realize the keyboard scan to shake and shift)
<浪费 > 在 2024-11-09 上传 | 大小：6kb | 下载：0

[VHDL编程] xujiance

说明：设计一个序检测电路，功能是检测出串行输入数据Data中的4位二进制序列1101（自左至右输入），当检测到该序列时，输出Out为1；没有检测到该序列时，输出输出Out为0，要求： （1）用状态机方法设计； （2）用Verilog HDL语言设计，用Modelsim软件做功能仿真。(A sequence detection circuit is designed to detect the 4 bit binary sequence 1
<spysleeper > 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] AD胡

说明：用FPGA开发板实现FIR滤波器，C2000 DSP教学实验箱(Implementation of FIR filter with FPGA development board)
<KINNSY > 在 2024-11-09 上传 | 大小：2kb | 下载：0

[VHDL编程] character_string

说明：通过扫描实现LED中汉字显示，硬件外联的简单实现(The realization of Chinese character display in LED by scanning)
<咖啡黑丶 > 在 2024-11-09 上传 | 大小：1.6mb | 下载：0

[VHDL编程] txrx

说明：FPGA串口通信的简单示例程序，分为TX和RX两个模块(A simple program for FPGA serial communication)
<pROGRAPE > 在 2024-11-09 上传 | 大小：1kb | 下载：0