资源列表

« 1 2 ... .04 .05 .06 .07 .08 4109.10 .11 .12 .13 .14 ... 4311 »

[VHDL编程sp6ex15

说明:SRAM读写测试,每秒进行一次单字节SRAM读写,使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)
<没伞的孩子 > 在 2024-11-11 上传 | 大小:4.47mb | 下载:0

[VHDL编程Digital_Clock

说明:用verilog写的数字时钟代码,亲测可用,可自行编写test bench进行仿真(Written in Verilog digital clock code, pro test available, you can write your own test bench for simulation)
<一寸光阴 > 在 2024-11-11 上传 | 大小:2kb | 下载:0

[VHDL编程sp6ex19

说明:FPGA片内FIFO实例,对FPGA片内FIFO进行读写测试(FPGA examples of FIFO, FPGA on-chip FIFO reading and writing test)
<没伞的孩子 > 在 2024-11-11 上传 | 大小:4.94mb | 下载:0

[VHDL编程apb.v

说明:AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)
<卧室一条鱼 > 在 2024-11-11 上传 | 大小:787kb | 下载:0

[VHDL编程CPLD

说明:数字频率计在FPGAEP4CE10F17C8上的功能实现和运用(Application of digital cymometer in FPGA)
<羊羊排排 > 在 2024-11-11 上传 | 大小:1mb | 下载:0

[VHDL编程CPLD

说明:CPLD的介绍,请认真看,很基础,可以打印出来(CPLD introduction, please look carefully, very basic, you can print out)
<lijunpeng0390 > 在 2024-11-11 上传 | 大小:136kb | 下载:0

[VHDL编程FIFO Design Using Verlilog

说明:DFF with fifo concepts
<logu.am > 在 2024-11-11 上传 | 大小:90kb | 下载:0

[VHDL编程FIFO Details

说明:FIFO Design PDF files
<logu.am > 在 2024-11-11 上传 | 大小:1.57mb | 下载:0

[VHDL编程m-test

说明:产生小m序列,用于扩频系统中,仿真测试正确,反馈级数为4(Generating m sequences)
<程序底层人员 > 在 2024-11-11 上传 | 大小:208kb | 下载:0

[VHDL编程Altera FPGA_CPLD设计_高级篇【www.ourfpga.com】

说明:Altera FPGA_CPLD设计_高级篇,对fpga的提高很有帮助(can improve the application of fpga)
<Hauser.Z > 在 2024-11-11 上传 | 大小:90.36mb | 下载:0

[VHDL编程BMD_design_gen2_x4_with_Chipscope

说明:PCIE BDM官方实例,xapp1052(PCIE BDM XAPP1052 FROM XILINX)
<q250891510 > 在 2024-11-11 上传 | 大小:8.94mb | 下载:0

[VHDL编程frequency

说明:基于Verilog HDL数字频率计的设计与实现(Design of Verilog HDL Digital Frequency Meter)
<Tony_C > 在 2024-11-11 上传 | 大小:4.16mb | 下载:0
« 1 2 ... .04 .05 .06 .07 .08 4109.10 .11 .12 .13 .14 ... 4311 »

源码中国 www.ymcn.org