资源列表
[VHDL编程] Digital_Clock
说明:用verilog写的数字时钟代码,亲测可用,可自行编写test bench进行仿真(Written in Verilog digital clock code, pro test available, you can write your own test bench for simulation)<一寸光阴 > 在 2024-11-11 上传 | 大小:2kb | 下载:0
[VHDL编程] CPLD
说明:CPLD的介绍,请认真看,很基础,可以打印出来(CPLD introduction, please look carefully, very basic, you can print out)<lijunpeng0390 > 在 2024-11-11 上传 | 大小:136kb | 下载:0
[VHDL编程] FIFO Design Using Verlilog
说明:DFF with fifo concepts<logu.am > 在 2024-11-11 上传 | 大小:90kb | 下载:0
[VHDL编程] Altera FPGA_CPLD设计_高级篇【www.ourfpga.com】
说明:Altera FPGA_CPLD设计_高级篇,对fpga的提高很有帮助(can improve the application of fpga)<Hauser.Z > 在 2024-11-11 上传 | 大小:90.36mb | 下载:0
[VHDL编程] BMD_design_gen2_x4_with_Chipscope
说明:PCIE BDM官方实例,xapp1052(PCIE BDM XAPP1052 FROM XILINX)<q250891510 > 在 2024-11-11 上传 | 大小:8.94mb | 下载:0