资源列表

« 1 2 ... .91 .92 .93 .94 .95 4096.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程i2s_rx

说明:i2s 音频接收模块,接收双声道数据,适用于i2s左对齐模式(I2S audio receiving module)
<chenxuan123456 > 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程uart_rx

说明:uart接收模块 // 波特率:9600 // 数据位:8 // 停止位:1 // 校验位:0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程uart_tx

说明:// 功能: UART发送模块 // // 波特率:9600 // 数据位:8 // 停止位:1 // 校验位:0(/ / function: UART transmission module / / Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程fifo

说明:异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
<chenxuan123456 > 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程verilogiic1121

说明:tvp5150视频解码,平台quartus II(tvp5150 Video decoding,quartus II)
<伽昇 > 在 2024-11-12 上传 | 大小:470kb | 下载:0

[VHDL编程sccb_Protocol

说明:该模块实现了SCCB通信协议的基本时序,经板级调试可用(Implement SCCB communication protocol)
<黄小杰 > 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程yunpai_v70

说明:Using weighted model nodes in the network strength and weight are power law distribution, The IMC - PID is using the internal model control principle for PID parameters is calculated, DC-DC power single-part set-loop con
<nqppurtc > 在 2024-11-12 上传 | 大小:5kb | 下载:0

[VHDL编程dean_1497192314538

说明:LINUX编程方面的资料,我只是为了下载才这个的(NOsjfjksdhfsdhfjsdhfkjsdhfjsdh)
<ghosnp > 在 2024-11-12 上传 | 大小:124kb | 下载:0

[VHDL编程dds(1)

说明:基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
<电磁驱动 > 在 2024-11-12 上传 | 大小:10.51mb | 下载:0

[VHDL编程ARINC429航空总线协议标准

说明:429总线,协议及相关介绍,机载航电设备通讯总线(FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol,)
<shukuang > 在 2024-11-12 上传 | 大小:346kb | 下载:0

[VHDL编程adder

说明:实现四位加法器,适合初学者学习VHDL语言(it's an addler of four bits which is designed for the new designer of VHDL)
<秦秦秦 > 在 2024-11-12 上传 | 大小:85kb | 下载:0

[VHDL编程m60v20161109

说明:用verilog语言实现的模为60的计数器,经编译合格,利用quarter2及以上可以直接使用(Using Verilog language to achieve the modulus of 60 counters, compiled by qualified, using quarter2 and above can be used directly)
<风行者199765 > 在 2024-11-12 上传 | 大小:268kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 4096.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org