[VHDL编程] rs232

说明：RS232总线协议ip，可以实现上位机通信-RS232 bus protocol ip, PC communication can be achieved
<xiewh> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] 3DES

说明：Verilog编写，实现3DES加密过程。硬件实现
<13739095930@163.com> 在 2016-08-31 上传 | 大小：10.91kb | 下载：0

[VHDL编程] Vhdl_testbench

说明：vhdl 的testbench编写教程，英文ppt以及源码工程-Write tutorials, as well as English ppt Source of engineering vhdl testbench
<吴欢欢> 在 2025-04-30 上传 | 大小：11.68mb | 下载：0

[VHDL编程] QAM_FPGA

说明：QAM调制，基于FPGA的实现，包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块-QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate
<许玉淇> 在 2025-04-30 上传 | 大小：3.73mb | 下载：0

[VHDL编程] uart

说明：一种串行uart接口的实现，可支持对种通信速率，modlesim仿真-Realizing serial uart interface, which can support a variety of communication speed, modlesim simulation
<许玉淇> 在 2025-04-30 上传 | 大小：42kb | 下载：0

[VHDL编程] 7-BCD

说明：7段数码管控制接口程序和对初始频率为50MHZ的时钟的分频程序-7-segment control interface program and the initial frequency of 50MHZ clock divider program
<李康康> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] h_adder

说明：基于两个半加器和一个异或门组成的全加器（资料中波形图为半加器的时序仿真图）-Based on two half-adder and an exclusive-or gate full adder (profile picture shows a half adder waveform timing simulation diagram)
<李康康> 在 2025-04-30 上传 | 大小：61kb | 下载：0

[VHDL编程] IIR

说明：基于nios ii嵌入式系统的IIR滤波器实现，自带ADC,DAC驱动代码-according nios ii
<jiangxin> 在 2025-04-30 上传 | 大小：26.81mb | 下载：0

[VHDL编程] SATA_IP_FPGA

说明：SATA协议简要分析及其FPGA实现说明- SATA1.0 IP based on Fpga
<wang> 在 2025-04-30 上传 | 大小：4.06mb | 下载：0

[VHDL编程] SATA_Procotol_Summary

说明：SATA存储技术介绍文档，含协议及应用说明-SATA Technology
<wang> 在 2025-04-30 上传 | 大小：5.51mb | 下载：0

[VHDL编程] SATA3.0

说明：SATA3.0协议详细说明，PS：全英文介绍！-SATA3.0 Procotol
<wang> 在 2025-04-30 上传 | 大小：7.59mb | 下载：0

[VHDL编程] svpwm

说明：永磁同步电机的SVPWM，电机的PWM波的产生程序，-Permanent magnet synchronous motor SVPWM, motor PWM wave generation program,
<daiming> 在 2025-04-30 上传 | 大小：214kb | 下载：0