[VHDL编程] 7-BCD

说明：7段数码管控制接口程序和对初始频率为50MHZ的时钟的分频程序-7-segment control interface program and the initial frequency of 50MHZ clock divider program
<李康康> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] h_adder

说明：基于两个半加器和一个异或门组成的全加器（资料中波形图为半加器的时序仿真图）-Based on two half-adder and an exclusive-or gate full adder (profile picture shows a half adder waveform timing simulation diagram)
<李康康> 在 2024-11-14 上传 | 大小：61kb | 下载：0

[VHDL编程] IIR

说明：基于nios ii嵌入式系统的IIR滤波器实现，自带ADC,DAC驱动代码-according nios ii
<jiangxin> 在 2024-11-14 上传 | 大小：26.81mb | 下载：0

[VHDL编程] SATA_IP_FPGA

说明：SATA协议简要分析及其FPGA实现说明- SATA1.0 IP based on Fpga
<wang> 在 2024-11-14 上传 | 大小：4.06mb | 下载：0

[VHDL编程] SATA_Procotol_Summary

说明：SATA存储技术介绍文档，含协议及应用说明-SATA Technology
<wang> 在 2024-11-14 上传 | 大小：5.51mb | 下载：0

[VHDL编程] SATA3.0

说明：SATA3.0协议详细说明，PS：全英文介绍！-SATA3.0 Procotol
<wang> 在 2024-11-14 上传 | 大小：7.59mb | 下载：0

[VHDL编程] svpwm

说明：永磁同步电机的SVPWM，电机的PWM波的产生程序，-Permanent magnet synchronous motor SVPWM, motor PWM wave generation program,
<daiming> 在 2024-11-14 上传 | 大小：214kb | 下载：0

[VHDL编程] mux16

说明：该程序中中就是要利用时序逻辑设计方法来设计一个 16 位乘法器-The program is to take advantage of the sequential logic design method to design a 16-bit multiplier
<穆毅蚺> 在 2024-11-14 上传 | 大小：425kb | 下载：0

[VHDL编程] keyscanverilog

说明：verilog语言，在按键按下或者是释放的 时候都会出现一个不稳定的抖动时间，如果不处理好这个抖动时间，我们就无法处理好按键 编码，所以我们的设计中必须有效消除按键抖动。 -In the button is pressed or released When there will be an unstable time jitter, jitter if you do not handle this time, we ca
<穆毅蚺> 在 2024-11-14 上传 | 大小：299kb | 下载：0

[VHDL编程] vivado2016.2-license

说明：Vivado Design Suite v2016.2版本license-the license of Vivado Design Suite v2016.2
<ranbowang> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 13_flash_test

说明：基于CycloneIV的SPI Flash驱动程序，采用VerilogHDL硬件语言编写，经测试正常.-SPI Flash driver program,use Verilog HDL,successfully tested.
<zhanghc> 在 2024-11-14 上传 | 大小：9.59mb | 下载：0

[VHDL编程] 15_usb_test

说明：用VerilogHDL编写的USB驱动程序，经过了成功的测试.-USB driver program with VerilogHDL,successful tested.
<zhanghc> 在 2024-11-14 上传 | 大小：3.12mb | 下载：0