资源列表

« 1 2 ... .85 .86 .87 .88 .89 3990.91 .92 .93 .94 .95 ... 4311 »

[VHDL编程yuandengke

说明:袁登科的永磁同步电机一书书,里面的全部源代码,-yuandengke pmsm of book matalb
<申彦磊> 在 2025-04-30 上传 | 大小:186kb | 下载:0

[VHDL编程vga

说明:This VHDL sample demonstrates how to generate a VGA signal to make it possible to connect an FPGA to a monitor. Written for Mimas v2, but probably easily adapted to any other board with a VGA connector on it (that can al
<Ruben> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程clock_monitor

说明:时钟监测模块,在系统运行过程中,时刻保持对时钟频率的检测-Clock detection module, the system is running, keep the clock frequency detection
<zhangxin> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程inout

说明:用于RAM的测试文件,以及testbench-some RAM testingfiles,and its testbench
<小胡> 在 2025-04-30 上传 | 大小:6kb | 下载:0

[VHDL编程FPGA_PWM

说明:该代码的功能是在FPGA上实现PWM的功能,可以实现矩形波的占空比与频率可调。-The code function is to achieve PWM functions on FPGA, the duty cycle can be achieved with the adjustable frequency rectangular wave.
<小松> 在 2025-04-30 上传 | 大小:107kb | 下载:0

[VHDL编程AGC

说明:使用FPGA完成AGC 自动增益的代码,适合初学者-FPGA to complete the use of AGC automatic gain code, suitable for beginners
<zhouxiao> 在 2025-04-30 上传 | 大小:3.22mb | 下载:0

[VHDL编程SOS

说明:使用matlab生成SOS滤波器,应用于FPGA的一个小型系统,有一定的参考价值-Using MATLAB to generate SOS filter, applied to a small system of FPGA, there is a certain reference value
<zhouxiao> 在 2025-04-30 上传 | 大小:3.86mb | 下载:0

[VHDL编程ahb_verilog_design

说明:代码为ahb interface ,用verilog编写的,包括仿真和综合。-Code for the interface AHB, written in Verilog, including simulation and synthesis.
<陈奇> 在 2025-04-30 上传 | 大小:526kb | 下载:0

[VHDL编程caacc

说明:cavcl entorpy coding
<swamy> 在 2025-04-30 上传 | 大小:8kb | 下载:0

[VHDL编程sdram_ov7670_vga

说明:基于FPGA的CMOS摄像头视频采集传输,lcd显示。-FPGA-based CMOS camera video capture transmission, lcd display.
<hecong> 在 2025-04-30 上传 | 大小:7.48mb | 下载:0

[VHDL编程FIR_lowpass

说明:一个FIR低通滤波器的fpga源码,可以应用于通信调制成型滤波器参考代码-A FIR low-pass filter in the fpga source code, can be used in the communication reference code modulation shaping filter
<右下角> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程interpolate4

说明:调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
<右下角> 在 2025-04-30 上传 | 大小:1kb | 下载:0
« 1 2 ... .85 .86 .87 .88 .89 3990.91 .92 .93 .94 .95 ... 4311 »

源码中国 www.ymcn.org