[VHDL编程] LCD_SDRAM

说明：spartan6 LCD SDRAM测试程序，方便好用，可直接使用-spartan6 LCD SDRAM test code
<飞草> 在 2024-10-11 上传 | 大小：9216 | 下载：0

[VHDL编程] uart(Verilog)

说明：uart 测试源码，已经测试过，非常好用-uart test code
<飞草> 在 2024-10-11 上传 | 大小：11264 | 下载：0

[VHDL编程] ADC0804

说明：基于adc0804lcn的verilog 程序转换，程序提供了一个范例，仅供大家学习参考-Adc0804lcn based on the Verilog program conversion, the program provides a sample, for everyone to learn the reference
<宁静> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] ICC

说明：基于FPGA的nios ii嵌入式ICC应用开发程序，仅供参考学习使用，-NIOS based on the II FPGA embedded ICC application development process, only reference learning to use, thank you.
<宁静> 在 2024-10-11 上传 | 大小：21186560 | 下载：0

[VHDL编程] INT

说明：基于FPGA的nios ii嵌入式中断应用开发程序，仅供参考学习使用，谢谢。-NIOS based on the II FPGA embedded interrupt application development process, only for reference learning to use, thank you.
<宁静> 在 2024-10-11 上传 | 大小：27619328 | 下载：0

[VHDL编程] LED

说明：基于FPGA的nios ii嵌入式LED应用开发程序，仅供参考学习使用，谢谢。-NIOS based on the II FPGA embedded LED application development process, only reference learning to use, thank you.
<宁静> 在 2024-10-11 上传 | 大小：20245504 | 下载：0

[VHDL编程] RTC

说明：基于FPGA的nios ii嵌入式RTC应用开发程序，仅供参考学习使用，谢谢。-NIOS based on the II FPGA embedded RTC application development process, only reference learning to use, thank you.
<宁静> 在 2024-10-11 上传 | 大小：19849216 | 下载：0

[VHDL编程] SDRAM

说明：基于FPGA的nios ii嵌入式SDRAM应用开发程序，仅供参考学习使用，谢谢。-NIOS based on the II FPGA embedded SDRAM application development process, only reference learning to use, thank you.
<宁静> 在 2024-10-11 上传 | 大小：20953088 | 下载：0

[VHDL编程] DS18B20

说明：DS20B18温度采集模块（一线式总线读取）-DS20B18 temperature acquisition module (bus line read)
<sundengqiang> 在 2024-10-11 上传 | 大小：3920896 | 下载：0

[VHDL编程] xapp345_verilog

说明：Synthesizable Verilog UART source code.
<duchil> 在 2024-10-11 上传 | 大小：11264 | 下载：0

[VHDL编程] xapp223

说明：UART Receiver with internal 16-byte buffer and UART Transmitter with internal 16-byte buffer for Virtex, Virtex-E and Spartan-II FPGAs-UART Receiver with internal 16-byte buffer and UART Transmi
<duchil> 在 2024-10-11 上传 | 大小：588800 | 下载：0

[VHDL编程] FIFO

说明：用verilog语言编写的FIFO文件，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令，希望能够帮助读者-With verilog language FIFO file, which is a traditional sequential execution method, first enter the command to finish and retire, followed by only the s
<huawei> 在 2024-10-11 上传 | 大小：2048 | 下载：0