资源列表
[VHDL编程] DS18B20
说明:DS20B18温度采集模块(一线式总线读取)-DS20B18 temperature acquisition module (bus line read)<sundengqiang> 在 2024-11-14 上传 | 大小:3.74mb | 下载:0
[VHDL编程] xapp345_verilog
说明:Synthesizable Verilog UART source code.<duchil> 在 2024-11-14 上传 | 大小:11kb | 下载:0