[VHDL编程] jesd204

说明：xilinx平台 jesd204核例化使用示例(Xilinx platform jesd204 core example of the use demo)
<kenny2017 > 在 2024-10-11 上传 | 大小：4096 | 下载：0

[VHDL编程] Songer

说明：梁祝音乐演奏，用fpga器件驱动小扬声器构成一个乐曲演奏电路(Butterfly Lovers music performance)
<执书仗剑 > 在 2024-10-11 上传 | 大小：502784 | 下载：0

[VHDL编程] piano

说明：电子琴 原创 作业 VHDL 采用计数器分频，内含简单儿歌数首，爱迪克ＥＤＡ实验箱，有数码管与ＬＥＤ显示，采用键盘式输出，两行，中音高音。(Electronic piano original work VHDL, using counter frequency division, contains a few simple nursery rhyme, Edik EDA experimental box, there are digi
<qengleikangjen > 在 2024-10-11 上传 | 大小：1101824 | 下载：0

[VHDL编程] crc16

说明：一个实现CRC16的VHDL代码，以及说明CRC计算的原理和方法。(a VHDL code for CRC16.)
<camelcc > 在 2024-10-11 上传 | 大小：7168 | 下载：0

[VHDL编程] LatticeECP3_SERDES_PCS_使用指南

说明：LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
<旭旭 > 在 2024-10-11 上传 | 大小：1759232 | 下载：0

[VHDL编程] vivado

说明：vivado 2016.1 license 亲测可用(vivado 2016.1 & license)
<旭旭 > 在 2024-10-11 上传 | 大小：5120 | 下载：0

[VHDL编程] test1

说明：七段译码器的verilog语言程序，功能由七根二极管来显示0到9数字的东西，就是显示器(seven-segment decoder)
<LdF!!! > 在 2024-10-11 上传 | 大小：45056 | 下载：0

[VHDL编程] fpga代码

说明：实现了m序列产生，同步信号提取功能，实现了所有功能(The m sequence is generated and the synchronous signal extraction function is realized)
<两下子 > 在 2024-10-11 上传 | 大小：118784 | 下载：0

[VHDL编程] AD9512_test

说明：该程序包实现时钟芯片AD9512调试，完整的程序包(Clock chip AD9512 debugging, achieve use successfully)
<木子朱 > 在 2024-10-11 上传 | 大小：475136 | 下载：0

[VHDL编程] PWM

说明：VHDL code for PWM Generator with Variable Duty Cycle
<param > 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] BKA264

说明：Verilog - Brent-Kung Adder 32-bits
<ody > 在 2024-10-11 上传 | 大小：9216 | 下载：0

[VHDL编程] CSA464

说明：Verilog - Combinational part of Carry-Save adder, 4 operands 64-bits
<ody > 在 2024-10-11 上传 | 大小：7168 | 下载：0