[VHDL编程] LCD

说明：用verilog 实现的液晶屏驱动程序，已多次应用于项目中.经测算，性能非常稳定可靠。-Verilog achieve with LCD driver, it has repeatedly applied to the project. After calculation, the performance is very stable and reliable.
<lupengfei> 在 2024-10-11 上传 | 大小：3316736 | 下载：0

[VHDL编程] Black-gold-Sparten6_VerilogV1.6

说明：黑金Sparten6开发板Verilog教程V1.6，黑金FPGA教程，多种实例讲解，非常经典实用。-Black Gold Spartan6 board Verilog tutorials V1.6, black gold FPGA course, a variety of examples to explain, very classic and practical.
<lupengfei> 在 2024-10-11 上传 | 大小：19582976 | 下载：0

[VHDL编程] ax516_20150304A

说明：黑金ax516开发板原理图20150304A，需要的同学赶快来下吧。-Black Gold ax516 development board schematics 20150304A, students need to hurry to the next bar.
<lupengfei> 在 2024-10-11 上传 | 大小：245760 | 下载：0

[VHDL编程] Quartus_II_12.0PQsys_Nios_II

说明：特权同学经典教程，《Quartus_II_12.0+Qsys及Nios_II教程》,需要的同学赶快来下载吧。-Privileged students Tutorial classic, Quartus II 12.0+ Qsys and Nios II Course , students need to hurry to download it.
<lupengfei> 在 2024-10-11 上传 | 大小：1585152 | 下载：0

[VHDL编程] lms_adaptive_filter.vhd

说明：lms adaptive filter using desired and input stream to get the output with 4 tabs filter.
<Mostafa Helal> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] ddr2

说明：ddr2 仿真模型，适应于modelsim 仿真，内涵仿真核源码-ddr2 simulation model adapted to the modelsim simulation, simulation connotation nuclear source
<wsc> 在 2024-10-11 上传 | 大小：34816 | 下载：0

[VHDL编程] timing_constraint

说明：三速以太网时序约束参考设计，内涵quartus ii 工程，sdc文件-Triple-Speed Ethernet reference design timing constraints, content quartus ii project, sdc file
<wsc> 在 2024-10-11 上传 | 大小：3210240 | 下载：0

[VHDL编程] ASI

说明：异步串行接口ASI,QUARTUS cv demo参考设计，实现ASI传输，完成8b/10b转换，串并转换-Asynchronous Serial Interface ASI, QUARTUS cv demo reference design, implementation ASI transmission, complete 8b/10b conversion, serial-parallel conversion
<wsc> 在 2024-10-11 上传 | 大小：1697792 | 下载：0

[VHDL编程] ASI_simulation

说明：异步串行接口ASI仿真设计,quartus modelsim 仿真参考设计，实现ASI传输，完成8b/10b转换，串并转换-Asynchronous Serial Interface ASI simulation design, quartus modelsim simulation reference design, implementation ASI transmission, complete 8b/10b conversion
<wsc> 在 2024-10-11 上传 | 大小：605184 | 下载：0

[VHDL编程] ahb_bus

说明：ahb总线代码,现支持4个master，可扩展-ahb bus verilog module
<ross> 在 2024-10-11 上传 | 大小：28672 | 下载：0

[VHDL编程] filtra-lowpass

说明：this a lowpass filtre in VHDL code with a test_bench you will find some specifications of the FIR-this is a lowpass filtre in VHDL code with a test_bench you will find some specifications of the FIR
<mortadha> 在 2024-10-11 上传 | 大小：5120 | 下载：0

[VHDL编程] ddr

说明：ddr2控制器设计,适用于xilinx fpga,内含IP软核 -ddr2 controller design for xilinx fpga, embedded IP soft core
<松鼠> 在 2024-10-11 上传 | 大小：4943872 | 下载：0