资源列表

« 1 2 ... .51 .52 .53 .54 .55 3956.57 .58 .59 .60 .61 ... 4311 »

[VHDL编程example19-LCD1602

说明:基于verilog HDL的LCD1602显示程序,调试通过,可直接调用。-Based verilog HDL of LCD1602 display program, debugging through, can be called directly.
<lwb> 在 2024-10-11 上传 | 大小:985088 | 下载:0

[VHDL编程example17-DS1302_ok

说明:FPGA verilog HDL开发的时钟芯片DS1302程序,调试可用。-FPGA verilog HDL developed clock chip DS1302, debuggers are available.
<lwb> 在 2024-10-11 上传 | 大小:985088 | 下载:0

[VHDL编程example20-LCD12864

说明:FPGA 12864lcd驱动程序,verilogHDL语言开发,可直接使用。-FPGA 12864 lcd driver, verilog HDL language development, it can be used directly.
<lwb> 在 2024-10-11 上传 | 大小:403456 | 下载:0

[VHDL编程example14-ADC-ok

说明:基于verilog HDL开发的ADC tlc549程序控制,已经调试通过。-Based verilog HDL developed ADC tlc549 control program has been adopted debugging.
<lwb> 在 2024-10-11 上传 | 大小:499712 | 下载:0

[VHDL编程VHDL_RAM_FIFO_ROM

说明:VHDL代码实现FIFO从ROM中读取数据然后传输到RAM中-VHDL code for FIFO read data ROM to RAM and then transfer
<胡小军> 在 2024-10-11 上传 | 大小:9634816 | 下载:0

[VHDL编程Verilog-HDL

说明:此压缩文件包里是一些很经典的用Verilog硬件描述语言编写的程序,有需要的朋友可以看看。-This compressed file package is very classic with Verilog hardware descr iption language programs, there is a need friends can see.
<西北野狼> 在 2024-10-11 上传 | 大小:114688 | 下载:0

[VHDL编程ellip-(1)

说明:基于FPGA的椭圆滤波器 采用VHDL语言 使用quartus仿真-Elliptic filter FPGA-based simulation using VHDL language quartus
<aaa> 在 2024-10-11 上传 | 大小:2459648 | 下载:0

[VHDL编程双时钟双口ram

说明:双时钟双口ram的vhdl代码,自己写的,无版权,写入和读出互不影响。
<2920678717@qq.com> 在 2016-05-25 上传 | 大小:573 | 下载:0

[VHDL编程car-VHDl

说明:计程车计程器,FPGA实现,用VHDL实现,包括LCD12864驱动程序-Taxi taximeter, FPGA implementation, using VHDL realization, including LCD12864 driver
<jason> 在 2024-10-11 上传 | 大小:6146048 | 下载:0

[VHDL编程I2C

说明:I2C接口FPGA程序,在VIVADO平台实现,已在硬件验证-The I2C interface FPGA program, implementation, the VIVADO platform was validated in the hardware
<jason> 在 2024-10-11 上传 | 大小:8460288 | 下载:0

[VHDL编程FLASH_PCB

说明:M25P64-SPI-FLASH芯片的FPGA控制程序,已仿真验证-M25P64- SPI- FLASH chip FPGA control program, simulation
<jason> 在 2024-10-11 上传 | 大小:15890432 | 下载:0

[VHDL编程ex3-6-bank_no_sys

说明:银行叫号系统,已经仿真验证,并且在硬件平台测试-Banks have simulation, snarling system, validation, and test the hardware platform
<jason> 在 2024-10-11 上传 | 大小:9732096 | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 3956.57 .58 .59 .60 .61 ... 4311 »

源码中国 www.ymcn.org