[VHDL编程] pro

说明：S10420背照式CCD verilog 状态机驱动代码-S10420 back-illuminated CCD verilog state machine driver code
<许明> 在 2024-10-12 上传 | 大小：3243008 | 下载：0

[VHDL编程] SDRAM

说明：sdram 状态机驱动源程序工程 完全使用verilog hdl写的-sdram state machine driver source project written entirely in verilog hdl
<许明> 在 2024-10-12 上传 | 大小：4498432 | 下载：0

[VHDL编程] pwm

说明：使用VHDL实现可调的PWM控制器，便于初学者学习-Use VHDL to achieve an adjustable PWM controller, easy for beginners to learn
<zsk> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] qpsk

说明：QPSK调制程序的testbench程序 timescale 1ns/1ns //单位时间，时间精度 module qpsk_tb //qpsk调制的testbench reg clk reg rst reg x wire y -QPSK modulation program testbench program timescale 1ns/1ns // unit of time, time a
<soulwyc> 在 2024-10-12 上传 | 大小：12288 | 下载：0

[VHDL编程] ad7658

说明：AD7658 verilog源码，下载后可以直接使用-AD7658 verilog source code can be used directly after download
<熊熊> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] dct

说明：LTE通信中DCT算法的VERILOG实现，给初学者提供参考。-LTE communication VERILOG algorithm DCT implementation, to provide a reference for beginners.
<kobe> 在 2024-10-12 上传 | 大小：29696 | 下载：0

[VHDL编程] mycfft

说明：LTE通信中的cfft算法的VERILOG实现，具有一定的参考意义。-LTE communication in the VERILOG algorithm CFFT implementation, with a certain reference value.
<kobe> 在 2024-10-12 上传 | 大小：2088960 | 下载：0

[VHDL编程] fifo

说明：异步FIFO的verilog实现，可以参考一下-Verilog asynchronous FIFO implementation, you can refer to
<kobe> 在 2024-10-12 上传 | 大小：51200 | 下载：0

[VHDL编程] ldpc576

说明：基于wimax协议的低密度奇偶校验码LDPC的VERILOG实现，亲测可用。-WiMAX protocol based on the low density parity check code VERILOG LDPC implementation, pro test available.
<kobe> 在 2024-10-12 上传 | 大小：546816 | 下载：0

[VHDL编程] and_gate

说明：this program is done in verilog hdl and it is program of AND gate gate level modeling program-this program is done in verilog hdl and it is program of AND gate gate level modeling program
<hetang> 在 2024-10-12 上传 | 大小：140288 | 下载：0

[VHDL编程] and_data

说明：this program is done in verilog hdl and it is program of AND gate DATA level modeling program-this program is done in verilog hdl and it is program of AND gate DATA level modeling program
<hetang> 在 2024-10-12 上传 | 大小：122880 | 下载：0

[VHDL编程] and_beh

说明：this program is done in verilog hdl and it is program of AND gate BEHVIORAL level modeling program-this program is done in verilog hdl and it is program of AND gate BEHVIORAL level modeling program
<hetang> 在 2024-10-12 上传 | 大小：100352 | 下载：0