[VHDL编程] mb

说明：xilinx公司Microblaze核源文件，版本v7_10_a，语言VHDL，用于FPGA开发和DC综合-xilinx company Microblaze nuclear source file, version v7_10_a, language VHDL, and FPGA development for integrated DC
<陈礼锐> 在 2024-10-12 上传 | 大小：862208 | 下载：0

[VHDL编程] fpga_driver

说明：PCI设备的一个驱动程序，运行后后可以识别插在PCI插槽上的硬件设备。-A PCI device driver, you can run after identification inserted in the PCI slot hardware.
<胡红伟> 在 2024-10-12 上传 | 大小：9838592 | 下载：0

[VHDL编程] Verilog-Classic-tutorial

说明：经典教程，帮助初学者快速掌握verlog编程方法-The classic tutorial to help beginners to quickly master the verlog programming method
<夏> 在 2024-10-12 上传 | 大小：1328128 | 下载：0

[VHDL编程] romip2

说明：Rom design for filter Bank
<Jaydeep Parmar> 在 2024-10-12 上传 | 大小：24576 | 下载：0

[VHDL编程] OQAM_PREPRO

说明：OQAM modulation VHDL code
<Jaydeep Parmar> 在 2024-10-12 上传 | 大小：1438720 | 下载：0

[VHDL编程] vga_test

说明：分辨率可调的vga源码，用vivado的平台，完整的工程-Adjustable VGA resolution source code, using vivado platform, a complete project
<wangjie> 在 2024-10-12 上传 | 大小：1029120 | 下载：0

[VHDL编程] basys3_timing

说明：基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL-Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL
<王柄杰> 在 2024-10-12 上传 | 大小：708608 | 下载：0

[VHDL编程] vga2

说明：本功能主要实现了VGA的显示，分辨率为1024*768，包内有制作好的coe文件存入rom，适合xilinx芯片-This function is mainly to achieve a VGA display with a resolution of 1024* 768, the bag has produced a good coe file into the rom, for xilinx chip
<liyi> 在 2024-10-12 上传 | 大小：705536 | 下载：0

[VHDL编程] zhuangtai

说明：本程序实现了报文功能，在通信传输中经常会用到，使用芯片为xilinx，verilog语言编写-This program implements packets, in the communication transmission is often used, the use of chip xilinx, verilog language
<liyi> 在 2024-10-12 上传 | 大小：50176 | 下载：0

[VHDL编程] shuma

说明：本程序使用xilinx芯片，verilog编写，实现数码管功能，数码管为共阳极数码管，您可变换UFC管脚定义适应自己的开发板-This program uses xilinx chip, verilog written realize digital functions, digital control for the common anode digital tube, you can transform the UFC pin de
<liyi> 在 2024-10-12 上传 | 大小：321536 | 下载：0

[VHDL编程] fifo

说明：本程序实现简单的fifo传输，并没有加其他的功能，试用芯片xilinx，verilog语言编写-The program implements a simple fifo transmission, and no other added features, try chip xilinx, verilog language
<liyi> 在 2024-10-12 上传 | 大小：3777536 | 下载：0

[VHDL编程] liushui

说明：本程序实现流水线功能，您可根据自己需要更改参数，试用芯片xilinx，用verilog语言编写-This program implements the pipeline, you may be required to change the parameters according to their own try xilinx chip with verilog language
<liyi> 在 2024-10-12 上传 | 大小：72704 | 下载：0