[VHDL编程] 123

说明：设计一个输入为48MHZ，有四个输出端分别为1HZ，10HZ和100HZ，1KHZ的分频器-hello word
<网红> 在 2024-10-12 上传 | 大小：9216 | 下载：0

[VHDL编程] key

说明：用硬件描述语言VerilogHDL完成Basys2键盘扫描设计模块。-Using hardware descr iption language Basys2 to complete the VerilogHDL keyboard scan design module.
<eaou> 在 2024-10-12 上传 | 大小：2048 | 下载：0

[VHDL编程] miaobiao

说明：用硬件描述语言Verilog HDL完成秒表设计模块，使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
<eaou> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] tanchishe

说明：用硬件描述语言VerilogHDL完成基于FPGA、VGA的简易贪吃蛇设计。-Using hardware descr iption language VerilogHDL to complete the simple Snake design based on FPGA and VGA.
<eaou> 在 2024-10-12 上传 | 大小：2048 | 下载：0

[VHDL编程] fanggeyidong

说明：用硬件描述语言VerilogHDL完成基于FPGA、VGA的方格移动设计。-Using hardware descr iption language VerilogHDL to complete the FPGA, VGA based on the design of the grid.
<eaou> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] hengtiao

说明：基于FPGA的VGA显示设计,显示彩色横条，编程语言为Verilog HDL。-Design of FPGA based on the VGA display, display color bar. The programming language is Verilog HDL.
<eaou> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] pci_Verilog

说明：pci_Verilog_配置寄存器读写，实现pci通讯-pci Verilog_ configuration register read and write, realize pci communication
<hhhhh> 在 2024-10-12 上传 | 大小：315392 | 下载：0

[VHDL编程] moteur

说明：moteur pas a pas simulation quartus
<aria > 在 2024-10-12 上传 | 大小：368640 | 下载：0

[VHDL编程] compteur

说明：compteur simulation vhd quartus
<aria > 在 2024-10-12 上传 | 大小：644096 | 下载：0

[VHDL编程] sequenceur

说明：sequenceur simulation vhdl sur quartus
<aria > 在 2024-10-12 上传 | 大小：418816 | 下载：0

[VHDL编程] sd_crc7_c16

说明：sd crc7 crc16 校验 verilog实现-sd crc7 crc16 verilog
<李红敏> 在 2024-10-12 上传 | 大小：2048 | 下载：0

[VHDL编程] usb_device_core

说明：usb 设备 IP核 verilog实现-usb device core, verilog
<李红敏> 在 2024-10-12 上传 | 大小：37888 | 下载：0