资源列表

« 1 2 ... .57 .58 .59 .60 .61 3862.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程my_sd_vga_test

说明:my_sd_vga_test,SD图像文件存储-my_sd_vga_test, SD image file storage
<> 在 2024-11-17 上传 | 大小:500kb | 下载:0

[VHDL编程04_div_clk_1Hz

说明:verilog HDL 描述分频电路 产生1Hz脉冲方波信号 系统时钟频率50MHz-this is a divide circuit module to get a plus signal of 1Hz
<刘年> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0

[VHDL编程08_counter_white

说明:verilog HDL 计数器 8位 计数值送数码管显示-this is a verilog file for counter
<刘年> 在 2024-11-17 上传 | 大小:2.96mb | 下载:0

[VHDL编程02_buzzer

说明:verilog HDL 驱动蜂鸣器 驱动频率可调 驱动频率在1KHz时 无源蜂鸣器声音较大-this is a verilog file to driver the buzzer
<刘年> 在 2024-11-17 上传 | 大小:2.99mb | 下载:0

[VHDL编程02_nonblocking_assignment

说明:verilog HDL file 非阻塞赋值描述 带仿真 用于理解 阻塞赋值与非阻塞赋值的区别-this is a verilog HDL file for non blocking assignment.
<刘年> 在 2024-11-17 上传 | 大小:2.82mb | 下载:0

[VHDL编程zhuangtaiji

说明:verilog一个有趣的状态机事例,简单易懂。适用于初学者。是一个小游戏的,sparten板子可用。 内含测试。-Verilog an interesting state machine case, simple and easy to understand. Suitable for beginners. Is a small game, sparten board available. Inclusion test.
<张家郡> 在 2024-11-17 上传 | 大小:470kb | 下载:0

[VHDL编程test_rtls

说明:RTl hardware generation
<ayaz> 在 2024-11-17 上传 | 大小:722kb | 下载:0

[VHDL编程usb

说明:usb2.0 vhdl 控制源码 资料可信 完全自编写。-usb2.0 vhdl
<rkl110> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA__source-code__Verilog

说明:FPGA部分基础功能源代码,适合初学者进行学习仿真,代码可读性强,通俗易懂,逻辑清晰。包括触发器,全加器,分频,并串转换,计数器,序列发生器等Verilog语言源代码。- Part of the basic functions of the source code for FPGA.Suitable for beginners to learn the simulation, the code readable, easy to u
<张秋爽> 在 2024-11-17 上传 | 大小:1.82mb | 下载:0

[VHDL编程ethcomm

说明:转:FPGA Ethernet Communications Interface.-FPGA Ethernet Communications Interface
<richard> 在 2024-11-17 上传 | 大小:366kb | 下载:0

[VHDL编程state_machine

说明:适合初学者。简单的状态机,有8个状态,数码管输出当前状态的编号.基于Mars-XC3S400-F实验板-Suitable for beginners.A simple state machine, there are eight state, digital tube output the serial number of the current state. Based on Mars- XC3S400-f experiment bo
<龙晓磊> 在 2024-11-17 上传 | 大小:1.42mb | 下载:0

[VHDL编程seg70

说明:适合fpga,verilog初学者。按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段。以动态扫描方式在8位数码管“同时”显示0 7-According to certain frequency in turn to various digital tube COM client sends out the low level, at the same time to send out the correspon
<龙晓磊> 在 2024-11-17 上传 | 大小:1.42mb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 3862.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org