[VHDL编程] MATLAB-and-FPGA

说明：以Xilinx公司的FPGA为开发平台，采用MATLAB及VHDL语言为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法以及仿真测试过程-In Xilinx s FPGA development platform, using MATLAB and VHDL language development tools, elaborated synchronous digital communications technolo
<C> 在 2024-10-13 上传 | 大小：19502080 | 下载：0

[VHDL编程] receive_uart

说明：fpga串口通信，接收模块程序.verilog语言编写-fpga serial communication, receiving module program
<fafkfnln> 在 2024-10-13 上传 | 大小：10921984 | 下载：0

[VHDL编程] ps2

说明：用verilog编写的PS/2通讯协议是一种双向同步串行通讯协议。-Verilog prepared with PS/2 protocol is a bidirectional synchronous serial communication protocol.
<fafkfnln> 在 2024-10-13 上传 | 大小：5522432 | 下载：0

[VHDL编程] ad7266

说明：实现FPGA对AD7266的控制，采用Verilog语言编写-FPGA to achieve AD7266 control, using Verilog language
<张阿俊> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] kn_cnt16.v

说明：可逆的异步计数器-Reversible asynchronous counter! ! ! ! ! ! ! ! ! ! ! ! !
<张小楼> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] the_last

说明：VHDL语言实现两个人掷骰子游戏，最多6次，大者胜则结束游戏并在点阵上显示，一直平手则一直进行直到达到6次。-Achieving the dice game between two people by using VHDL language.The maximum number of times is 6.The game will over when there is a biger one in one time,otherwise
<Lancy Green> 在 2024-10-13 上传 | 大小：8778752 | 下载：0

[VHDL编程] HDMI_ADV7511

说明：HDMI芯片ADV7511资料介绍，其中AN1270里面有一套DEMO源码，可以显示。-The information on the chip ADV7511 HDMI, which AN1270 document DEMO inside source confirmed with the DEMO display.
<dragon> 在 2024-10-13 上传 | 大小：3570688 | 下载：0

[VHDL编程] FIFO

说明：Designed Fifo 16bit Designed Fifo 16bit Designed Fifo 16bit-Designed Fifo 16bit Designed Fifo 16bit Designed Fifo 16bit Designed Fifo 16bit
<Huu Duc> 在 2024-10-13 上传 | 大小：3569664 | 下载：0

[VHDL编程] KinetisIAR

说明：OSPF协议将网络划分为多个自治域进行管理，路由器根据在自治系统中的角色划分(IAR,ABR,BBR,ASBR)，除IAR外，一个运行OSPF协议的接口状态根据接口的不同类型可划分为 DR: Designated Router BDR: Border Designated Router DROther: Non (DR or BDR)-The OSPF protocol divides the networ
<吴婷婷> 在 2024-10-13 上传 | 大小：601088 | 下载：0

[VHDL编程] 16x2_lcd_display_driver_latest.tar

说明：verilog编写的LCD控制器，可以作为LCD的开发-verilog prepared by the LCD controller，It can be used as the development of LCD
<磊> 在 2024-10-13 上传 | 大小：2048 | 下载：0

[VHDL编程] my_sd_vga_test

说明：my_sd_vga_test,SD图像文件存储-my_sd_vga_test, SD image file storage
<磊> 在 2024-10-13 上传 | 大小：512000 | 下载：0

[VHDL编程] 04_div_clk_1Hz

说明：verilog HDL 描述分频电路 产生1Hz脉冲方波信号 系统时钟频率50MHz-this is a divide circuit module to get a plus signal of 1Hz
<刘年> 在 2024-10-13 上传 | 大小：3252224 | 下载：0