[VHDL编程] Desktop

说明：此程序为矩阵键盘驱动Verilog程序，带键盘模型和仿真平台。-This is a matrix keyboard driver, Verilog, with simulation models and simulation platform
<温> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] SERIALADDER

说明：SERIAL ADDER 8-BIT-SERIAL ADDER 8-BIT
<santosh> 在 2024-10-15 上传 | 大小：6144 | 下载：0

[VHDL编程] SCCB_Control

说明：两线式SCCB总线FPGA驱动，verilog语言编写，可用于配置OV系列摄像头-Two-wire bus SCCB FPGA drive, verilog language, can be used to configure the OV series camera
<sea2015> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] mux_structural

说明：8 to 1 16bit mux code for ECE585 of IIT
<JasonHow> 在 2024-10-15 上传 | 大小：998400 | 下载：0

[VHDL编程] epm3128a

说明：dsp28335，索思达电子开发板28335evm-1开发板搭载的CPLDepm3128a的VHDL核心源代码-dsp28335, Suo Sida electronic board 28335evm-1 development board equipped CPLDepm3128a of VHDL core source code
<高世益> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] freq_div

说明： //奇数倍分频器基于verilog HDL.-(ODD number)Freq Divider based on Verilog HDL.
<huyuan> 在 2024-10-15 上传 | 大小：104448 | 下载：0

[VHDL编程] SDRAM_Verilog

说明：本源码由Verilog语言编写，用硬件实现SDRAM的读写和存储数据功能，包括SDRAM的控制模块、初始化模块、读写模块等！-The source the Verilog language, implemented in hardware SDRAM read and write and store data, including SDRAM control module, initialization module, reader
<zhanglong> 在 2024-10-15 上传 | 大小：3072 | 下载：0

[VHDL编程] AD0804LC

说明：使用VHDL语言完成了ADC0804程序,设定阈值，过阈值报警。附带了整个工程文件-with VHDL language,it can work with ADC0804
<刘分裂> 在 2024-10-15 上传 | 大小：1778688 | 下载：0

[VHDL编程] LCD12864jibenxianshichenggong

说明：fpga驱动lcd12864文字显示基本成功-fpga Niuguidongpu ﹍cd12864 Wenxiaoquandie ч Shao Bao Ji с Tuokun ╃ Ebanpanyi
<黄艳虎> 在 2024-10-15 上传 | 大小：455680 | 下载：0

[VHDL编程] 3weishuru8weishuchuyimaqi

说明：fpga基本操作程序3位输入8位输出译码器-Bao Kun ╃ fpga Ebanmuyou Tongtizipin
<黄艳虎> 在 2024-10-15 上传 | 大小：221184 | 下载：0

[VHDL编程] Altera_Audio

说明：针对Altera的DE2/ DE1交互板的音频核心的音频编解码器（编码器/解码器），并提供了音频输入和输出的接口。-The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.
<姚龙海> 在 2024-10-15 上传 | 大小：864256 | 下载：0

[VHDL编程] 4bit-adder

说明：4 FIT ADDER FULL EXAMPLE IN VHDL LANGUAGE
<aqib> 在 2024-10-15 上传 | 大小：10240 | 下载：0