[VHDL编程] LCD

说明：利用FPGA和硬件描述语言来控制字符型液晶显示器的读写-The use of FPGA and hardware descr iption language to control the read and write character LCD display
<qinkui> 在 2024-10-15 上传 | 大小：2669568 | 下载：0

[VHDL编程] wm8731App1

说明：刚完成的基于DE2-70FPGA开发板的音频处理程序，研究了3天，好不容易完成的。使用WM8731芯片实现AD采集，然后通过DA输出到line out.-Recently completed development board based on DE2-70FPGA audio processing procedures of the three days, finally completed. AD using the WM8731
<ne> 在 2024-10-15 上传 | 大小：2666496 | 下载：0

[VHDL编程] Modelsim6.6cuserdocument

说明：资料是关于最新Modelsim6.6c使用说明。是从Modelsim官网上面下载的。-Information about the latest Modelsim6.6c instructions. Modelsim official line from the surface of the download.
<张沙> 在 2024-10-15 上传 | 大小：2665472 | 下载：0

[VHDL编程] System_Generator_Pro

说明：采用SystemGenerator实现信号发生器-achieve signal source with SystemGenerator
<程南> 在 2024-10-15 上传 | 大小：2671616 | 下载：0

[VHDL编程] EPM240verilog

说明：ledverilog seg7_verilog ex7_Cyclone_PLL_Test1 ex8_cyclone_PLL_Test2 基于EP1C3的进阶实验 keyscanverilog-ledverilog seg7_verilog ex7_Cyclone_PLL_Test1 ex8_cyclone_PLL_Test2 EP1C3 based on advanced experimental keyscanverilog
<饶> 在 2024-10-15 上传 | 大小：2665472 | 下载：0

[VHDL编程] FIR

说明：This FIR code wriiten in VHDL. This is 16 bit FIR tested on Spartan 3E kit-This is FIR code wriiten in VHDL. This is 16 bit FIR tested on Spartan 3E kit
<gurhans> 在 2024-10-15 上传 | 大小：2669568 | 下载：0

[VHDL编程] ad_test

说明：整个程序实现信号处理过程，包括A/D采样、数据存储等模块的应用-The entire program is about signal processing, including the application of the A/D sampling, data storage module in RAM
<李靖> 在 2024-10-15 上传 | 大小：2667520 | 下载：0

[VHDL编程] ug745

说明：Viterbi decoder design code
<rajaisking> 在 2024-10-15 上传 | 大小：2672640 | 下载：0

[VHDL编程] sdram_mdl

说明：用Verilog HDL编写的SDRAM控制程序，在DE2-70上测试通过，有很大的参考价值。-SDRAM control program written using Verilog HDL DE2-70 test passes, great reference value.
<李桐> 在 2024-10-15 上传 | 大小：2666496 | 下载：0

[VHDL编程] xilinx-primitive.zip

说明：xilinx原语使用手册，xilinx公司为用户提供的库函数。,xilinx primitives use manual xilinx company to provide users with library functions.
<wang qian> 在 2024-10-15 上传 | 大小：2672640 | 下载：0

[VHDL编程] timer

说明：使用Verilog编程的秒表，使用basys2板子，同时支持两个秒表计时，有暂停复位功能，计时在七段数码管上显示。-Using Verilog programming stopwatch, use basys2 board, while supporting the two stopwatch with pause reset function, time on the seven-segment LED display.
<peach> 在 2024-10-15 上传 | 大小：2672640 | 下载：0

[VHDL编程] 30_ad706_test

说明：ad706相关FPGA程序VHDL源代码，可直接用！用ISE打开！-Ad706 related FPGA program VHDL source code, can use directly!
<Wen Jun Ying> 在 2024-10-15 上传 | 大小：2671616 | 下载：0