[VHDL编程] MIPS

说明：用verilog编写的简单的类MIPS多周期流水化处理器实现，基本功能包括9条指令和两位动态分支预测，压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, co
<csy> 在 2024-11-19 上传 | 大小：234kb | 下载：0

[VHDL编程] stopwatch-design-and-verification

说明：一个具有秒表功能的模块，具有计时、清零、暂停等功能，精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s
<csy> 在 2024-11-19 上传 | 大小：7kb | 下载：0

[VHDL编程] VHDL

说明：彩灯控制器设计 彩灯控制器设计 彩灯控制器设计 -Lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design
<杨永福> 在 2024-11-19 上传 | 大小：80kb | 下载：0

[VHDL编程] sales

说明：自动售货机，与现实生活中的售货机功能类似，可以自动进行找零-Vending machines, vending machines and similar real life, there is a function to automatically calculate the price of goods
<white snow> 在 2024-11-19 上传 | 大小：9kb | 下载：0

[VHDL编程] RECEIVER

说明：此程序为基于OFDM的802.11a的接收端的VERILOG代码，包含所有模块。-This program is VERILOG code receiving end 802.11a OFDM-based, including all modules.
<杨庆> 在 2024-11-19 上传 | 大小：1.43mb | 下载：0

[VHDL编程] TRANSMITTER

说明：此程序为基于OFDM的802.11a的发送端的VERILOG程序，包含所有模块。-This program is VERILOG program sender 802.11a OFDM-based, including all modules.
<杨庆> 在 2024-11-19 上传 | 大小：2.17mb | 下载：0

[VHDL编程] Perfect-Timing-II-Book

说明：该文档为英文的完美时序一书，写的很好，对FPGA时序设计很有帮助。-This document is the perfect timing of the English book, well written, useful for FPGA design timing.
<杨庆> 在 2024-11-19 上传 | 大小：2.8mb | 下载：0

[VHDL编程] apb_spi

说明：Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
<scnn86> 在 2024-11-19 上传 | 大小：11kb | 下载：0

[VHDL编程] apb_i2c

说明：Simple realization of I2C interface on System Verilog HDL with support of interrupt generation.
<scnn86> 在 2024-11-19 上传 | 大小：6kb | 下载：0

[VHDL编程] ahb_ebc

说明：Sipmle external bus controller realization on Verilog HDL with AHB interface. Support RAM/ROM/NAND Flash devices.
<scnn86> 在 2024-11-19 上传 | 大小：10kb | 下载：0

[VHDL编程] timer

说明：Simple 32-bit timer realization with APB interface with support of interrupt generation and switching clock source.
<scnn86> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] jtag_slave.4

说明：1.1 Compliant with IEEE 1149.1 1.2 Support mandatory BYPASS, SAMPLE/PRELOAD, EXTEST instructions 1.3 Support user register connection beetween TDI-TDO 1.4 Boundary-scan register consist of cell type BC_1
<scnn86> 在 2024-11-19 上传 | 大小：2kb | 下载：0