[VHDL编程] 12_lcd_spi

说明：用于FPGA开发板的LCD显示实验源码包，欢迎大家下载交流，有不周之处还望批评指点！-For FPGA development board LCD display experiment source package, welcome to download the exchange, there are ill also look criticism pointing!
<李嘉琪> 在 2025-04-23 上传 | 大小：3.57mb | 下载：0

[VHDL编程] ad_rx_module

说明：基于verilog的串口通信接收部分代码，欢迎下载交流！-Receiving part of the code verilog based serial communication, welcome to download the exchange!
<李嘉琪> 在 2025-04-23 上传 | 大小：3.03mb | 下载：0

[VHDL编程] run_module

说明：基于verilog HDL的流水灯的源代码，可在FPGA开发板上运行。欢迎大家下载交流！-Based on the water lights verilog source code, welcome to download the exchange! ! !
<李嘉琪> 在 2025-04-23 上传 | 大小：5.22mb | 下载：0

[VHDL编程] vga_dis_module

说明：VGA接口通信程序，欢迎大家下载交流！使用时需要修改对应引脚~-VGA interface communication program, are welcome to download the exchange! Need to be modified when using the corresponding pin ~
<李嘉琪> 在 2025-04-23 上传 | 大小：3.25mb | 下载：0

[VHDL编程] PLL_1

说明：Phase lock loop generation for vhdl (DE2 board)
<chow> 在 2025-04-23 上传 | 大小：2mb | 下载：0

[VHDL编程] 8b10b_encdec_latest.tar

说明：decoder of 8b8c connector
<hamdi> 在 2025-04-23 上传 | 大小：132kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：uart descr iption vhdl
<hamdi> 在 2025-04-23 上传 | 大小：117kb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：Udp-IP Stack for ethernet on fpga (vhdl descr iption)
<hamdi> 在 2025-04-23 上传 | 大小：18.84mb | 下载：0

[VHDL编程] Dual_ram_verilog_CODE

说明：写了FIFO中要用到的双口RAM的模块,FIFO中的RAM只用于读数据,输出数据,用写时针采集信号,读时针那一端不用读时针来采样.-Written to use the FIFO dual port RAM module, FIFO in the RAM is only used to read data, output data, the clock signal acquisition with write and read wit
<dagegegoni> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_CLK

说明： FPGA时钟分频的源代码，已经测试通过！-FPGA clock divider source code, has been tested!
<dagegegoni> 在 2025-04-23 上传 | 大小：374kb | 下载：0

[VHDL编程] FPGA_UART

说明：在Verilog环境下，实现多个串口的功能，支持波特率，数据位，停止位可设。-In Verilog environment, to achieve multiple serial ports, support for baud rate, data bits, stop bits can be set.
<yuanzhl> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzizhong

说明：我做的是基于fpga的一个数字钟的设计用的是xilinx ise开发环境-What I do is design a digital clock based fpga xilinx ise with the development environment
<王祥祥> 在 2025-04-23 上传 | 大小：679kb | 下载：0