资源列表

« 1 2 ... .40 .41 .42 .43 .44 3745.46 .47 .48 .49 .50 ... 4311 »

[VHDL编程mt48lc32m16a2

说明:SDRAM的仿真模型Verilog。用于美光mt48lc32m16a2,可在ModelSim下用。-Simulation Model of SDRAM
<zhang mr> 在 2024-11-19 上传 | 大小:6kb | 下载:0

[VHDL编程STDL80.ZIP

说明:Leonardo综合器用STDL80 0.5um综合库,安装见说明,找到它真不容易。-STDL80 0.5um ASIC Library for Leonardo
<zhang mr> 在 2024-11-19 上传 | 大小:3.45mb | 下载:0

[VHDL编程CLK_GEN

说明:Xilinx FPGA时钟倍频电路,使用内部全局时钟、DCM,可参数化。-Clock Generater for Xilinx FPGA
<zhang mr> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程async_fifo_prj

说明:Verilog语言写的异步fifo,包含随机数产生电路和testbentch,直接可用于实际工程中。代码为华为内部代码。相信你会喜欢。-Verilog language used to write asynchronous fifo, including random number generation circuit and testbentch, can be used directly in the actual project.
<allcot> 在 2024-11-19 上传 | 大小:26.54mb | 下载:0

[VHDL编程water_light

说明:Verilog语言的流水灯设计程序,对初学者很有用。-Water lights Verilog language design program useful for beginners.
<allcot> 在 2024-11-19 上传 | 大小:115kb | 下载:0

[VHDL编程NCO_test

说明:FPGA的压控振荡器NCO完整Verilog工程代码,测试输出1KHZ sin波。signaltap抓取没问题。-VCO NCO complete FPGA Verilog code engineering, test output 1KHZ sin wave. signaltap crawl no problem.
<allcot> 在 2024-11-19 上传 | 大小:8.75mb | 下载:0

[VHDL编程07_number_mod

说明:基于verilog的数码管显示,浅显易懂,下载即可调试使用-Verilog based digital display
<李嘉琪> 在 2024-11-19 上传 | 大小:5.7mb | 下载:0

[VHDL编程12_lcd_spi

说明:用于FPGA开发板的LCD显示实验源码包,欢迎大家下载交流,有不周之处还望批评指点!-For FPGA development board LCD display experiment source package, welcome to download the exchange, there are ill also look criticism pointing!
<李嘉琪> 在 2024-11-19 上传 | 大小:3.57mb | 下载:0

[VHDL编程ad_rx_module

说明:基于verilog的串口通信接收部分代码,欢迎下载交流!-Receiving part of the code verilog based serial communication, welcome to download the exchange!
<李嘉琪> 在 2024-11-19 上传 | 大小:3.03mb | 下载:0

[VHDL编程run_module

说明:基于verilog HDL的流水灯的源代码,可在FPGA开发板上运行。欢迎大家下载交流!-Based on the water lights verilog source code, welcome to download the exchange! ! !
<李嘉琪> 在 2024-11-19 上传 | 大小:5.22mb | 下载:0

[VHDL编程vga_dis_module

说明:VGA接口通信程序,欢迎大家下载交流!使用时需要修改对应引脚~-VGA interface communication program, are welcome to download the exchange! Need to be modified when using the corresponding pin ~
<李嘉琪> 在 2024-11-19 上传 | 大小:3.25mb | 下载:0

[VHDL编程PLL_1

说明:Phase lock loop generation for vhdl (DE2 board)
<chow> 在 2024-11-19 上传 | 大小:2mb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 3745.46 .47 .48 .49 .50 ... 4311 »

源码中国 www.ymcn.org