资源列表

« 1 2 ... .36 .37 .38 .39 .40 3741.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程CAN

说明:包含CAN协议讲解与CAN协议控制器的verilog实现(含有testbench),该实现模仿SJA1000架构,接口完全一致。压缩包中还包含SJA1000的手册与应用指南,非常好的CAN学习资料。-CAN protocol controller implemented in Verilog(contain testbench) & instruction of CAN protocol & datasheet and user man
<zhangsong> 在 2024-11-19 上传 | 大小:12.22mb | 下载:0

[VHDL编程distrbtdarth

说明:FIR FILTER DESIGNING USING DISTRIBUTED ARITHMETIC ALGORITHM
<neha> 在 2024-11-19 上传 | 大小:697kb | 下载:0

[VHDL编程firfilterverilog

说明:FIR FILTER DESIGNED IN VERILOG FOR 4 BIT MULTIPLIER
<neha> 在 2024-11-19 上传 | 大小:140kb | 下载:0

[VHDL编程carrysaveadder

说明:carry save adder for addition of 8 bit inputs
<neha> 在 2024-11-19 上传 | 大小:890kb | 下载:0

[VHDL编程factoredcsd

说明:FIR FILTER USING FCSD TECHNIQUE FOR REPRESENTING COEFFICIENT
<neha> 在 2024-11-19 上传 | 大小:1.14mb | 下载:0

[VHDL编程prefixadder

说明:prefix adder for addition of 2 inputs
<neha> 在 2024-11-19 上传 | 大小:507kb | 下载:0

[VHDL编程counterbasedDPWM_D

说明:基于计数器的数字脉宽信号调制,用于电力电子设备pwm信号的产生-counter based digital puls width modulator
<Arclank> 在 2024-11-19 上传 | 大小:366kb | 下载:0

[VHDL编程delayline_b

说明:基于延迟线的数字脉冲宽度调制,用于电力电子设备的触发信号产生-puls wide modulator based on delayline
<Arclank> 在 2024-11-19 上传 | 大小:92kb | 下载:0

[VHDL编程s

说明:sram,np错误检测,对于sram中的np错误进行检测,具有非常好的速度以及故障覆盖率-sram, np error detection
<魏琥珀> 在 2024-11-19 上传 | 大小:164kb | 下载:0

[VHDL编程Uart_TX

说明:串口通信程序,可设置波特率,数据格式可更改-Serial communication program, you can set the baud rate and data format can be changed
<余浩> 在 2024-11-19 上传 | 大小:4kb | 下载:0

[VHDL编程DSP_Builder

说明:DSP Bulider入门资料。适合初学者入手-the DATA of TI dsp bulider ,this manul can use for primier hander,and you can master dsp bulider fasterly
<吕攀攀> 在 2024-11-19 上传 | 大小:711kb | 下载:0

[VHDL编程The-design-of-the-38-decoder

说明:三八译码器的构成、原理与设计方法 VHDL语言的设计技巧-The design of the 38 decoder
<王程序> 在 2024-11-19 上传 | 大小:51kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 3741.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org