资源列表

« 1 2 ... .17 .18 .19 .20 .21 3722.23 .24 .25 .26 .27 ... 4311 »

[VHDL编程lfsrset

说明:Linear Feedback Shift Register
<Yak> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程baugh_wool

说明:Baugh Wooley Multiplier
<Yak> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程bfm

说明:Bus Functional Model Design
<Yak> 在 2025-04-23 上传 | 大小:2kb | 下载:0

[VHDL编程bzfad

说明:BZFAD Code in Verilog Possible Bugs
<Yak> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程bzfadmultiplier

说明:BZFAD MUltiplier Code In Verilog Possible Bugs
<Yak> 在 2025-04-23 上传 | 大小:3kb | 下载:0

[VHDL编程Preemptive_answer

说明:代码是多路抢答器,抢答精度极高,程序简单-primitive_answer
<杨丽鲜> 在 2025-04-23 上传 | 大小:711kb | 下载:0

[VHDL编程Viterbi_Decoder

说明:viterbi decoder for convolution encoder
<ahmedsamy> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程AD_sampling

说明:基于Verilog的AD采样FPGA程序,如果使用的话,FPGA接口重新设置即可-AD Sampling verilog program that is based on FPGA,if used,the IO Pins of FPGA should be redifined
<wang huajia> 在 2025-04-23 上传 | 大小:2.12mb | 下载:0

[VHDL编程bishe3

说明:以复杂可编程逻辑器件(CPLD)为核心的新型通用数字触发器-Based on complex programmable logic device (CPLD) as the core of the new universal digital trigger
<侯伟丹> 在 2025-04-23 上传 | 大小:1.1mb | 下载:0

[VHDL编程verilog-led

说明:此程序是Verilog语言编写的一个流水灯程序,简单易行-This program is written in Verilog language a light water program, simple and feasible
<何鹏才> 在 2025-04-23 上传 | 大小:4kb | 下载:0

[VHDL编程uart_top

说明:FPGA verilog hdl UART232 工程及相关源程序,可直接使用-FPGA verilog hdl UART232 project and source code use it directly
<zhaoyulong> 在 2025-04-23 上传 | 大小:3.18mb | 下载:0

[VHDL编程sin_cos_module

说明:Verilog实现的cordic算法的计算sin,cos值得模块,使用rom,代码简洁有效。-Verilog implementation of the cordic algorithm of computing the sine and cosine worth module, use of ROM, the code is concise and effective.
<姚盛健> 在 2025-04-23 上传 | 大小:1kb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 3722.23 .24 .25 .26 .27 ... 4311 »

源码中国 www.ymcn.org