[VHDL编程] taxi

说明：FPGA编程，用Verilog语言实现出租车计费器功能-The FPGA programming, the taxi is realized with Verilog language features
<龚俊> 在 2024-11-19 上传 | 大小：2.52mb | 下载：0

[VHDL编程] xuljc

说明：FPGA编程，用Verilog语言实现序列检测功能-The FPGA programming, using Verilog language implementation sequence detection
<龚俊> 在 2024-11-19 上传 | 大小：1017kb | 下载：0

[VHDL编程] SDR-SDRM

说明：该工程对三星SDR SDRAM（K4S641632）进行读写，工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等-The project of Samsung SDR SDRAM (K4S641632), read and write, internal engineering points for PLL and reset processing
<陈超> 在 2024-11-19 上传 | 大小：9.95mb | 下载：0

[VHDL编程] VGA

说明：VGA 640*480 controlling and blanking signal in Verilog HDL .
<Dikshant Pandey> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] tlv5638_ise12migration

说明：使用SPI通信协议，quartusII开发环境，编写5638驱动-Using SPI communication protocol, quartusII development environment, the preparation of 5638 drivers
<金英> 在 2024-11-19 上传 | 大小：483kb | 下载：0

[VHDL编程] tb_contrast_stretch

说明：contrast strech for image pixles
<Adnan> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] log_generator

说明：log10 generator in vhdl. simulated in Modelsim
<Adnan> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] wdog_sp805

说明：看门狗模块是一个AMBA从属模块连接到高级 外设总线（APB）。看门狗模块包括一个32位的递减计数器用 可编程超时间隔具有产生中断和能力 对超时复位信号。它的目的是要使用到复位应用于在一个系统 事件的软件故障。-The Watchdog module is an AMBA slave module and connects to the Advanced Peripheral Bus (APB). The Watc
<st> 在 2024-11-19 上传 | 大小：208kb | 下载：0

[VHDL编程] calculator

说明：能够实现8位的无符号数的乘除法，模拟了笔算的过程-Unsigned 8-bit multiplication and division can be achieved, simulation the written calculation process
<yujie> 在 2024-11-19 上传 | 大小：1.12mb | 下载：0

[VHDL编程] lcd_system

说明：lcd系统：包含了图片显示、汉字字库、PS2输出的lcd显示系统。-lcd system: Contains pictures show, Chinese character, lcd PS2 output display system.
<刘佳益> 在 2024-11-19 上传 | 大小：9.13mb | 下载：0

[VHDL编程] FIFO

说明：FIFO先进先出，控制时序，对urat、SDRAM、DAC等时序理解都有帮助-FIFO FIFO control the timing of urat, SDRAM, DAC and other timing understanding have helped
<刘佳益> 在 2024-11-19 上传 | 大小：6.27mb | 下载：0

[VHDL编程] VHDL_Examples_DE1_SoC

说明：DE1-COS学习例程,用VHDL语言为FPGA写入按键显示程序，有助于学习-DE1- COS learning routines, for FPGA with VHDL language display program written to buttons, helps to learn
<刘国松> 在 2024-11-19 上传 | 大小：2.85mb | 下载：0