[VHDL编程] fulladd

说明：元件例化方式来实现一个综合系统的快速设计，本例以一个全加器详细解释了元件例化方式的编程思想-To achieve rapid design of an integrated system of component instantiation way, in this case to a full adder detailed explanation of programming ideas component instantiation
<费时> 在 2024-11-19 上传 | 大小：23kb | 下载：0

[VHDL编程] 13_TLC5615_test

说明：TLV5615的CPLD驱动程序，对时序操作方法作了详细的介绍-CPLD driver TLV5615 and timing methods of operation were described in detail
<费时> 在 2024-11-19 上传 | 大小：188kb | 下载：0

[VHDL编程] chengfaqi

说明：乘法器设计，仿真文件也包含在其中，供学习使用-Multiplier，you can use it
<lf> 在 2024-11-19 上传 | 大小：177kb | 下载：0

[VHDL编程] Motor_test

说明：大象转身需要时间。在张近东的棋局里，零售业的未来并不是纯电商，阿里和京东只代表阶段性的成果。他认为O2O才是未来，提出了“一体两翼”的转型目标，要把苏宁打造成一家互联网零售为主体，线上线下融合发展的巨无霸。为此，苏宁在2014年年初成立了大运营总部，打通了线上和线下的组织壁垒；在物流端，苏宁成立了独立的物流公司，铺设了全新的-NonVolatileConfigurationRegister NonVolatileReg ()
<my name> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 3-8-decode

说明：开发板自带的一些程序，非常适合初学FPGA的同学，大家可以借鉴一下。-Development board comes with some programs, FPGA is idea for beginner students, we can learn it.
<天良> 在 2024-11-19 上传 | 大小：170kb | 下载：0

[VHDL编程] digital-clock

说明：FPGA写的多功能数字钟，非常适合初学FPGA的同学，作为参考吧。-FPGA write multifunction digital clock, FPGA is ideal for beginner students, as a reference to it.
<天良> 在 2024-11-19 上传 | 大小：477kb | 下载：0

[VHDL编程] auto-sale-machine

说明：自动售货机程序，适合FPGA初学者，作为参考吧。-Vending program for FPGA beginners, as reference to it.
<天良> 在 2024-11-19 上传 | 大小：200kb | 下载：0

[VHDL编程] calling-cost-program

说明：电话计费FPGA程序，作为一个简单开发FPGA不错的程序，希望对大家有用。-Telephone billing FPGA program developed as a simple FPGA good program, we hope to be useful.
<天良> 在 2024-11-19 上传 | 大小：15kb | 下载：0

[VHDL编程] Dual-port-RAM-data-acquisition

说明：利用传统方法设计的高速数据采集系统由于集成度低、电路复杂，高速运行电路干扰大，电路可靠性低，难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片芯片中，高集成性增强了系统的稳定性，为高速数据采集提供了理想的解决方案。-Using traditional methods of high-speed data acquisition system design du
<wu> 在 2024-11-19 上传 | 大小：97kb | 下载：0

[VHDL编程] Posedge-Detection-Circuit

说明：Verilog脉冲边沿检查，此代码包含完整的工程，利用quartus软件可以直接运行仿真。-Verilog edge of pulse examination, this code contains the complete engineering, quartus software can be used to directly run the simulation.
<张林> 在 2024-11-19 上传 | 大小：2.97mb | 下载：0

[VHDL编程] div_3

说明：用Verilog实现时钟三分频，该代码包含完整的工程文件，可直接运行。-The realization of clock frequency of three Verilog, the code contains the complete engineering documents, can be directly run.
<张林> 在 2024-11-19 上传 | 大小：4mb | 下载：0

[VHDL编程] practise

说明：FPGA实验板设计一个数字跑表。根据题目要求利用VHDL语言设计出一个系统，包括分频器，开关消抖，使能控制，计数器，锁存器，数据选择器及显示译码器。-FPGA experimental board design a digital stopwatch. According to subject the use of VHDL language to design a system, including the divider, swit
<郑晓> 在 2024-11-19 上传 | 大小：6.35mb | 下载：0