资源列表
[VHDL编程] uart_fifo
说明:FPGA与PC的串口通信代码,使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.<shimmy_lee> 在 2024-11-19 上传 | 大小:6.26mb | 下载:0
[VHDL编程] uart_an_jian
说明:verilog描述的串口,能够接收数据,发送数据采用按键触发-Verilog descr iption of the serial port, receive data, send data using the trigger button<MR_shang> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] miller
说明:verilog miiller编解码,包含test banch文件-verilog miiller codecs, including test banch file<Sichengkiu> 在 2024-11-19 上传 | 大小:2kb | 下载:0