[VHDL编程] vga_dis_module

说明：VGA接口通信程序，欢迎大家下载交流！使用时需要修改对应引脚~-VGA interface communication program, are welcome to download the exchange! Need to be modified when using the corresponding pin ~
<李嘉琪> 在 2024-11-19 上传 | 大小：3.25mb | 下载：0

[VHDL编程] PLL_1

说明：Phase lock loop generation for vhdl (DE2 board)
<chow> 在 2024-11-19 上传 | 大小：2mb | 下载：0

[VHDL编程] 8b10b_encdec_latest.tar

说明：decoder of 8b8c connector
<hamdi> 在 2024-11-19 上传 | 大小：132kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：uart descr iption vhdl
<hamdi> 在 2024-11-19 上传 | 大小：117kb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：Udp-IP Stack for ethernet on fpga (vhdl descr iption)
<hamdi> 在 2024-11-19 上传 | 大小：18.84mb | 下载：0

[VHDL编程] Dual_ram_verilog_CODE

说明：写了FIFO中要用到的双口RAM的模块,FIFO中的RAM只用于读数据,输出数据,用写时针采集信号,读时针那一端不用读时针来采样.-Written to use the FIFO dual port RAM module, FIFO in the RAM is only used to read data, output data, the clock signal acquisition with write and read wit
<dagegegoni> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_CLK

说明： FPGA时钟分频的源代码，已经测试通过！-FPGA clock divider source code, has been tested!
<dagegegoni> 在 2024-11-19 上传 | 大小：374kb | 下载：0

[VHDL编程] FPGA_UART

说明：在Verilog环境下，实现多个串口的功能，支持波特率，数据位，停止位可设。-In Verilog environment, to achieve multiple serial ports, support for baud rate, data bits, stop bits can be set.
<yuanzhl> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzizhong

说明：我做的是基于fpga的一个数字钟的设计用的是xilinx ise开发环境-What I do is design a digital clock based fpga xilinx ise with the development environment
<王祥祥> 在 2024-11-19 上传 | 大小：679kb | 下载：0

[VHDL编程] MID_FILTER

说明：中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。-Median filtering algorithm verilog realization available FPGA-based embedded image processing system.
<shimmy_lee> 在 2024-11-19 上传 | 大小：1.63mb | 下载：0

[VHDL编程] PHY_MDIO

说明：光纤模块实现点对点通信，千兆网传输，基于FPGA，采用Verilog语言进行编程，实现千兆网模块的高速传输-Fiber-point communication module, Gigabit Ethernet transmission, based on FPGA, using Verilog language programming, high-speed transmission of Gigabit Ethernet Module
<Grace> 在 2024-11-19 上传 | 大小：1.06mb | 下载：0

[VHDL编程] FPGA_CODE-AD7765

说明：该资料基于FPGA，采用verilog语言，完成AD7765芯片的模数转换，AD7765可实现24位精度的高速采集，在出自信号处理中占有重要的地位-The information on FPGA, using verilog language, complete chip AD7765 analog-to-digital conversion, AD7765 can achieve 24-bit precision high-speed
<Grace> 在 2024-11-19 上传 | 大小：1.3mb | 下载：0