[VHDL编程] mul16

说明：16位二进制数移位乘法器的实现,使用Verilog HDL实现-The realization of the 16 bit binary number shifting multiplier, use Verilog HDL to implement
<zhouyu> 在 2025-04-08 上传 | 大小：1.38mb | 下载：0

[VHDL编程] clock2

说明：基于Verilog HDL及DE2开发板的数字钟设计，使用Verilog HDL实现-Based on Verilog HDL and DE2 development board of the digital clock design, use Verilog HDL to implement
<zhouyu> 在 2025-04-08 上传 | 大小：568kb | 下载：0

[VHDL编程] HDB3-encoderauncoder

说明：HDB3编码器与解码器，以及RTL图，使用Verilog HDL实现-HDB3 encoder and decoder, and RTL diagram, use Verilog HDL to implement
<zhouyu> 在 2025-04-08 上传 | 大小：180kb | 下载：0

[VHDL编程] ADS1278

说明：这个程序实现AD采样芯片1278与FPGA的通信，按照datasheet上的时序编写。-This program implements 1278 AD sampling chip and FPGA communication, written in accordance with the timing on the datasheet.
<常跃跃> 在 2025-04-08 上传 | 大小：1.06mb | 下载：0

[VHDL编程] ManchesterCode

说明：改程序将实现对两个信号的曼切斯特编码，以用仿真软件验证过了-Reform program will achieve two Manchester encoded signal to a validated using simulation software
<常跃跃> 在 2025-04-08 上传 | 大小：85kb | 下载：0

[VHDL编程] CPU

说明：31条指令单周期cpu，指令内容见pdf文件-31 single-cycle instruction CPU
<Liu Ao> 在 2025-04-08 上传 | 大小：63kb | 下载：0

[VHDL编程] mo60xianshi

说明：使用ISE软件在basys2开发板上写的模60计数器-Using ISE software development board wrote in basys2 counter mold 60
<liwenqi> 在 2025-04-08 上传 | 大小：1.8mb | 下载：0

[VHDL编程] VHDLfre

说明：四位十进制频率机，自动测频，锁存，清零功能-Four decimal frequency machines, automatic frequency measurement, latch, clear function
<郭永峰> 在 2025-04-08 上传 | 大小：1.13mb | 下载：0

[VHDL编程] decoder38-ok-38

说明：基于Quartus II软件实现38译码器功能。-Decoder function to achieve 38
<董怡静> 在 2025-04-08 上传 | 大小：113kb | 下载：0

[VHDL编程] music

说明：vhdl语言编写代码 梁祝音乐播放 fpga实现-vhdl code written fpga realize Butterfly music player
<宋力> 在 2025-04-08 上传 | 大小：685kb | 下载：0

[VHDL编程] soda

说明：实现一个苏打可乐售卖机，包括时钟分频，自动找零，能否售卖成功等功能。是中山大学移动信息工程学院数字设计的基础练习之一。-Achieve a Coke vending machine soda, including the clock divider, automatic change, the ability to sell successfully, and other functions. Exercise is one of th
<jintaoluo> 在 2025-04-08 上传 | 大小：8.28mb | 下载：0

[VHDL编程] lab7_adders2

说明：加法器的实现verilog SMIES实验课程-The implementation of adders. Experiment of SMIE.
<Wangchy> 在 2025-04-08 上传 | 大小：547kb | 下载：0