文件名称:clock2
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
基于Verilog HDL及DE2开发板的数字钟设计，使用Verilog HDL实现-Based on Verilog HDL and DE2 development board of the digital clock design, use Verilog HDL to implement
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clock2\change.asm.rpt
......\change.done
......\change.fit.rpt
......\change.fit.smsg
......\change.fit.summary
......\change.flow.rpt
......\change.map.rpt
......\change.map.summary
......\change.pin
......\change.pof
......\change.qsf
......\change.qws
......\change.sim.rpt
......\change.sof
......\change.tan.rpt
......\change.tan.summary
......\change.v
......\change.v.bak
......\clk.v
......\clk.v.bak
......\clock.asm.rpt
......\clock.cdf
......\clock.done
......\clock.dpf
......\clock.fit.rpt
......\clock.fit.smsg
......\clock.fit.summary
......\clock.flow.rpt
......\clock.map.rpt
......\clock.map.smsg
......\clock.map.summary
......\clock.pin
......\clock.pof
......\clock.qpf
......\clock.qsf
......\clock.qws
......\clock.sim.rpt
......\clock.sof
......\clock.sta.rpt
......\clock.sta.summary
......\clock.tan.rpt
......\clock.tan.summary
......\clock.v
......\clock.v.bak
......\clock.vwf
......\clock_a.v
......\clock_a.v.bak
......\clock_assignment_defaults.qdf
......\db\change.asm.qmsg
......\..\change.asm_labs.ddb
......\..\change.cbx.xml
......\..\change.cmp.bpm
......\..\change.cmp.cdb
......\..\change.cmp.ecobp
......\..\change.cmp.hdb
......\..\change.cmp.kpt
......\..\change.cmp.logdb
......\..\change.cmp.rdb
......\..\change.cmp.tdb
......\..\change.cmp0.ddb
......\..\change.cmp_merge.kpt
......\..\change.db_info
......\..\change.eco.cdb
......\..\change.eds_overflow
......\..\change.fit.qmsg
......\..\change.hier_info
......\..\change.hif
......\..\change.lpc.html
......\..\change.lpc.rdb
......\..\change.lpc.txt
......\..\change.map.bpm
......\..\change.map.cdb
......\..\change.map.ecobp
......\..\change.map.hdb
......\..\change.map.kpt
......\..\change.map.logdb
......\..\change.map.qmsg
......\..\change.map_bb.cdb
......\..\change.map_bb.hdb
......\..\change.map_bb.logdb
......\..\change.pre_map.cdb
......\..\change.pre_map.hdb
......\..\change.rtlv.hdb
......\..\change.rtlv_sg.cdb
......\..\change.rtlv_sg_swap.cdb
......\..\change.sgdiff.cdb
......\..\change.sgdiff.hdb
......\..\change.sim.cvwf
......\..\change.sim.hdb
......\..\change.sim.qmsg
......\..\change.sim.rdb
......\..\change.sld_design_entry.sci
......\..\change.sld_design_entry_dsc.sci
......\..\change.syn_hier_info
......\..\change.tan.qmsg
......\..\change.tis_db_list.ddb
......\..\change.tmw_info
......\..\change_global_asgn_op.abo
......\..\clock.db_info
......\..\clock.eco.cdb