资源列表

« 1 2 ... .89 .90 .91 .92 .93 3694.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程triangular-wave

说明:TRIANGULAR WAVE GENERATOR
<rss.nitk> 在 2024-11-20 上传 | 大小:147kb | 下载:0

[VHDL编程uart_all

说明:verilog 的UART发送接收实验的实现代码-The realization of UART (verilog)
<黄锋> 在 2024-11-20 上传 | 大小:4.78mb | 下载:0

[VHDL编程DDS

说明:基于直接序列合成的vhdl语言 基于直接序列合成的vhdl语言-Synthesis based on direct sequence vhdl language synthesis based on direct sequence vhdl language synthesis based on direct sequence vhdl language
<beyondall_zhao> 在 2024-11-20 上传 | 大小:13kb | 下载:0

[VHDL编程haming

说明:基于VHDL的FPGA通信工程汉明编码方式的实现,并且有图形表示法生成的源程序-VHDL for FPGA realization Communication Engineering 程汉明 based coding, and generate a graphical representation of the source
<beyondall_zhao> 在 2024-11-20 上传 | 大小:68kb | 下载:0

[VHDL编程Serial-comunication

说明:基于VHDL的FPGA上实现串口通信的功能,本例为串口发送的源程序-Realize the function of serial communication based on VHDL-FPGA, in this case, the serial transmission source
<beyondall_zhao> 在 2024-11-20 上传 | 大小:102kb | 下载:0

[VHDL编程SLX_3_REC_TEST

说明:基于vhdl的FPGA上实现串口通信的功能,本例为串口接受功能-Based on the realization of serial communication function vhdl the FPGA, in this case, the serial acceptance function
<beyondall_zhao> 在 2024-11-20 上传 | 大小:4.61mb | 下载:0

[VHDL编程uart_verilog

说明:用verilog实现串口通信,实现串口的接收及发送。-Using Verilog serial communication, the realization of sending and receiving serial.
<杨帆> 在 2024-11-20 上传 | 大小:2.59mb | 下载:0

[VHDL编程mul16

说明:16位二进制数移位乘法器的实现,使用Verilog HDL实现-The realization of the 16 bit binary number shifting multiplier, use Verilog HDL to implement
<zhouyu> 在 2024-11-20 上传 | 大小:1.38mb | 下载:0

[VHDL编程clock2

说明:基于Verilog HDL及DE2开发板的数字钟设计,使用Verilog HDL实现-Based on Verilog HDL and DE2 development board of the digital clock design, use Verilog HDL to implement
<zhouyu> 在 2024-11-20 上传 | 大小:568kb | 下载:0

[VHDL编程HDB3-encoderauncoder

说明:HDB3编码器与解码器,以及RTL图,使用Verilog HDL实现-HDB3 encoder and decoder, and RTL diagram, use Verilog HDL to implement
<zhouyu> 在 2024-11-20 上传 | 大小:180kb | 下载:0

[VHDL编程ADS1278

说明:这个程序实现AD采样芯片1278与FPGA的通信,按照datasheet上的时序编写。-This program implements 1278 AD sampling chip and FPGA communication, written in accordance with the timing on the datasheet.
<常跃跃> 在 2024-11-20 上传 | 大小:1.06mb | 下载:0

[VHDL编程ManchesterCode

说明:改程序将实现对两个信号的曼切斯特编码,以用仿真软件验证过了-Reform program will achieve two Manchester encoded signal to a validated using simulation software
<常跃跃> 在 2024-11-20 上传 | 大小:85kb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 3694.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org