[VHDL编程] Human-Recognition-

说明：基于分层梯度方向直方图和SVM的人体识别-Histogram and SVM human identification based on hierarchical gradient direction
<龙石> 在 2025-01-19 上传 | 大小：359kb | 下载：0

[VHDL编程] frequency-divider

说明：用VERILOG 语言写的数控分频器，可能输入时钟信号实现任意整数倍的分频，-NC divider, with the words written in VERILOG HDL, can achieve any integer multiple of the input clock frequency, contains the entire project file.
<zyb> 在 2025-01-19 上传 | 大小：480kb | 下载：0

[VHDL编程] DS1302

说明：基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。-DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.
<zyb> 在 2025-01-19 上传 | 大小：752kb | 下载：0

[VHDL编程] UART(RS232)

说明：用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully appl
<zyb> 在 2025-01-19 上传 | 大小：589kb | 下载：0

[VHDL编程] water-LED

说明：用VERILOG语言实现的LED流水灯实验，通过移位方法实现，代码简单实用。-VERILOG language with an LED light water experiment, achieved by shifting method, the code is simple and practical.
<zyb> 在 2025-01-19 上传 | 大小：349kb | 下载：0

[VHDL编程] CRC

说明：用VERILOG语言实现的CRC循环冗余校验码，已成功用于实际项目。-With VERILOG language of the CRC cyclic redundancy check code has been successfully used for actual projects.
<zyb> 在 2025-01-19 上传 | 大小：473kb | 下载：0

[VHDL编程] Infrared-remote-control

说明：用VERILOG语言实现的红外遥控实验，已成功用于实验用小飞机的飞行控制。-Experiment with infrared remote VERILOG language, has been successfully used in experiments with small aircraft flight control.
<zyb> 在 2025-01-19 上传 | 大小：703kb | 下载：0

[VHDL编程] work_1

说明：spartan 3e-500 lcd 显示的数字钟，能显示年月日时分秒，以及星期还有闹铃时间，时间闹铃等可以自动调节，还有电台报时功能。星期模块有些许问题，调年月日的时候星期不会自动跳变，需要自己重新调，正常计时会自动跳变。-Spartan 3 e- 500 LCD display digital clock, can show minutes when (date) (month) (year), and week as well a
<范子健> 在 2025-01-19 上传 | 大小：2.98mb | 下载：0

[VHDL编程] PCI_IF_AMCC-S5920.ZIP

说明：Design for PCI IF AMCC S5920
<Victor Rogov> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADDA_2C5

说明：AD采集和DA转换，对于AD初学者是一个很好的学习例程。-AD and DA conversion, it is a good learning routines for learners
<李晶> 在 2025-01-19 上传 | 大小：3.92mb | 下载：0

[VHDL编程] fs_re

说明：超声波脉冲发射和计时程序，脉冲串个数和周期可设置-Ultrasonic pulse transmission and timing program，pulse sequence number and cycle can be set up
<李晶> 在 2025-01-19 上传 | 大小：665kb | 下载：0

[VHDL编程] FPGA_CRC

说明：用Quartus II 13.0 (32-bit)实现并行计算8位数据宽度的CRC16-CCITT循环冗余码，verilog HDL源代码，并有本人手工计算的原理。本程序已经过ModelSim-Altera模拟，仿真波形文件都在本文件内。-Calculated using the Quartus II 13.0 (32-bit) parallel 8-bit data width CRC16-CCITT cyclic redundanc
<yuantielei> 在 2025-01-19 上传 | 大小：1.14mb | 下载：0