[VHDL编程] ahb_slave_ssrw

说明：通过AHB总线简单访问register/RAM 的verilog 子模块 ssrw stands for simple single read write.- submodule used for simple configuration register/RAM accesses ssrw stands for simple single read write.
<genghelong> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog-Digital-control

说明：Verilog HDL数字控制系统设计实-冼进-源代码-4469-Verilog HDL digital control system design implementation- Xian Jin- source code-4469
<genghelong> 在 2025-04-30 上传 | 大小：11.25mb | 下载：0

[VHDL编程] 12jinzhijianfajishuqi

说明：同步12进制减法计数器，实现简单的12进制减法计数。-Synchronous binary down counter 12, a simple subtraction of 12 hexadecimal counting.
<欧阳青> 在 2025-04-30 上传 | 大小：190kb | 下载：0

[VHDL编程] steppermotor

说明：步进电机驱动程序 使用verilog语言，简单易学 留作参考-Stepper motor driver using the Verilog language, easy to learn for reference
<陈更胜> 在 2025-04-30 上传 | 大小：425kb | 下载：0

[VHDL编程] ADDA_4CE15

说明：fpga程序 adda样例 可用于控制adda芯片，verilog-The FPGA program of ADDA sample can be used to control ADDA chip, verilog
<陈更胜> 在 2025-04-30 上传 | 大小：8.29mb | 下载：0

[VHDL编程] fast-crc.tar

说明：crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture-crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture
<fghj> 在 2025-04-30 上传 | 大小：4.55mb | 下载：0

[VHDL编程] adder5

说明：5位全加器，与4位全加器相比较对新手来说更能深刻的理解Verilog语言。-5 bit full adder, compared with a 4 bit full adder for the novice can be more profound understanding of Verilog language.
<Tomy> 在 2025-04-30 上传 | 大小：2.68mb | 下载：0

[VHDL编程] zhuangtaiji

说明：用最简单的方法编程写成了一段经典三段式状态机-Three-state machine
<moyi> 在 2025-04-30 上传 | 大小：4.58mb | 下载：0

[VHDL编程] can1_model

说明：DSP2812 and fpga 控制 SJA1-DSP2812 and fpga control procedures SJA1000
<李兆博> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] Audio_Demo

说明：Application of audio in verilog
<fakher> 在 2025-04-30 上传 | 大小：91kb | 下载：0

[VHDL编程] audio3

说明：Code to audio in Verilog
<fakher> 在 2025-04-30 上传 | 大小：52kb | 下载：0

[VHDL编程] FIRAudio

说明：fı r_audio in verilog
<fakher> 在 2025-04-30 上传 | 大小：2.26mb | 下载：0