[VHDL编程] set_abl_clk_i

说明：this a set_able_clock. like some in auto mobile.-this is a set_able_clock. like some in auto mobile.
<mkr> 在 2025-01-19 上传 | 大小：163kb | 下载：0

[VHDL编程] a_multipl_b

说明：this a multipelier that multiple 2 number in 8 bit.-this is a multipelier that multiple 2 number in 8 bit.
<mkr> 在 2025-01-19 上传 | 大小：229kb | 下载：0

[VHDL编程] a_sum_b

说明：this is a 2 bit adder for xilinx with ise 9.2
<mkr> 在 2025-01-19 上传 | 大小：286kb | 下载：0

[VHDL编程] divideer_2

说明：this is a 2 bit divider for xilinx whit ise 9.2
<mkr> 在 2025-01-19 上传 | 大小：745kb | 下载：0

[VHDL编程] ram_4_4

说明：this is a 2 bit ram for xilinx whit ise 9.2
<mkr> 在 2025-01-19 上传 | 大小：676kb | 下载：0

[VHDL编程] mdio_mdc

说明：mdio verilog 实现-mdio verilog coding
<玄烨> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] kechengsheji

说明：拨码开关控制点阵显示十进制数 内含VHDL PDF等文件-DIP switches control the dot matrix display contains a decimal number, such as VHDL PDF file
<微笑> 在 2025-01-19 上传 | 大小：1.43mb | 下载：0

[VHDL编程] myvhdl

说明：用VHDL实现了简单的程序编写和仿真。是一个10进制计数器。-Using VHDL to make a simple 10 counter and it s simulation
<yager> 在 2025-01-19 上传 | 大小：141kb | 下载：0

[VHDL编程] D_A_CONTROLER

说明：AD5546芯片的控制逻辑，只需送入待转换量，该模块即可完成对芯片的写入等功能。-AD5546 chip control logic, simply amount to be converted into the chip module to complete the write functions.
<刘洋> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] disp

说明：数码管扫描程序，只需送入32BIT的数据，该模块即可控制八位数码管得到相应的显示。-Digital scanner, simply fed 32BIT data, the module can control eight corresponding digital display.
<刘洋> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] uC_CISC_16_Design

说明：Verilog Based CISC Processor.....Availble for Purchase...rahulshandilya@outlook.com
<Rahul> 在 2025-01-19 上传 | 大小：3kb | 下载：0

[VHDL编程] INS_Reg_Dec---Copy

说明：Instruction REgister
<Rahul> 在 2025-01-19 上传 | 大小：1kb | 下载：0