[VHDL编程] Example23

说明：设计一款多功能数字秒表的VHDL小程序，产生100Hz时钟的分频计数器-Design a multi-function digital stopwatch VHDL applet, generate 100Hz clock divider counter
<卢进> 在 2025-04-30 上传 | 大小：278kb | 下载：0

[VHDL编程] Example22

说明：设计了一款基于多功能数字时钟的小程序，产生1Hz时钟的分频计数器并正常运行-Based on a small program designed multifunction digital clock divider to generate 1Hz clock counter and running
<卢进> 在 2025-04-30 上传 | 大小：278kb | 下载：0

[VHDL编程] Example25

说明：设计一款基于VHDL的数码锁的小程序，其中加入了数码管显示功能及报警系统-VHDL-based design a digital lock small program, which joined the digital display and alarm system
<卢进> 在 2025-04-30 上传 | 大小：348kb | 下载：0

[VHDL编程] Example19

说明：设计一款基于VHDL的四人抢答器的小程序，按键按下开始抢答，首先按下的键值被数码管显示出来，与此同时，其它按键失去抢答作用。-VHDL-based design a small four Responder program, press the Start button to answer, first press the digital keys are displayed at the same time, other keys l
<卢进> 在 2025-04-30 上传 | 大小：249kb | 下载：0

[VHDL编程] NIOSIIf_100M_Custom_NixieTube

说明：挂载到Avalon-MM总线的数码管控制器-Avalon-MM bus to mount the digital controller
<chenxin> 在 2025-04-30 上传 | 大小：25.56mb | 下载：0

[VHDL编程] viterbia

说明：实现viterbi译码，通过比较最小汉明距来判别最佳路径，删除不必要的路径，最终找到最佳路径。-Implement viterbi decoding, by comparing the minimum hamming distance to distinguish the best path, delete unnecessary path, finally find the best path.
<wuxingtao> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] DWT_Final_Delivery

说明：This is Discrete wavelet transform based IEEE object...this is developed in vhdl
<parashu> 在 2025-04-30 上传 | 大小：688kb | 下载：0

[VHDL编程] High-Throughput-DA-Based-DCT-With-High-Accuracy.r

说明：This is Discrete wavelet transform based IEEE object...this is developed in vhdl
<parashu> 在 2025-04-30 上传 | 大小：3.9mb | 下载：0

[VHDL编程] BusMultiplexer

说明：基于DSP48E1的BUS MULTIPLEXER-Based on the BUS MULTIPLEXER DSP48E1
<Deron Williams> 在 2025-04-30 上传 | 大小：4kb | 下载：0

[VHDL编程] CLZ32

说明：针对32位MIPS微处理器中CLZ指令（对单个字高位连零进行计数）的实现电路，使用了类似于超前进位的逻辑结构。包含测试文档，以及Design Compile所用的环境和脚本。-The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant
<Yuxing Li> 在 2025-04-30 上传 | 大小：34kb | 下载：0

[VHDL编程] Vhdl1

说明：VHDL语言编写Verilog，实现数码管上数字循环显示-VHDL language Verilog, to realize the digital tube display digital loop
<邱珊> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] SDRAM

说明：通过配置NOIS软核实现对SDRAM的读写控制-By configuring NOIS soft core to achieve the SDRAM read and write control
<夏勇> 在 2025-04-30 上传 | 大小：18.35mb | 下载：0