[VHDL编程] sw_led_test

说明：拨码开关输入LED显示实验，用于FPGA开发板-DIP switch input LED display experiment for FPGA development board
<刘西> 在 2025-04-06 上传 | 大小：72kb | 下载：0

[VHDL编程] bakema

说明：产生巴克马发生器 通过计数来决定输出 具有复位功能-Bake Ma produced by counting to determine the output of the generator has a reset function
<lone> 在 2025-04-06 上传 | 大小：1kb | 下载：0

[VHDL编程] RX_TX_FIFO

说明：完整的串口收发模块 可根据需要在进行重组 处理数据-Complete serial transceiver module during the restructuring process the data as needed
<孟博> 在 2025-04-06 上传 | 大小：291kb | 下载：0

[VHDL编程] Example18

说明：七人表决器，可以实现7个人表决的小程序，计算表决同意人数，根据人数数码管显示表决通过人数-voting for seven people，7 people can vote applet
<卢进> 在 2025-04-06 上传 | 大小：165kb | 下载：0

[VHDL编程] MY_CAMARA_3_18_FIFO

说明：基于QUARTUS集成环境开发的IP核，能够读取数据，并将其显示在数码管上-the IP core of fpga,can be used in embedded device
<刘普明> 在 2025-04-06 上传 | 大小：26.53mb | 下载：0

[VHDL编程] Example1

说明：一款简单的出租车计费器的VHDL小程序，里程小于1Km是显示基价，超过另外计费-A simple VHDL taxi meter is a small program, mileage is a base price of less than 1Km over another billing
<卢进> 在 2025-04-06 上传 | 大小：238kb | 下载：0

[VHDL编程] Example23

说明：设计一款多功能数字秒表的VHDL小程序，产生100Hz时钟的分频计数器-Design a multi-function digital stopwatch VHDL applet, generate 100Hz clock divider counter
<卢进> 在 2025-04-06 上传 | 大小：278kb | 下载：0

[VHDL编程] Example22

说明：设计了一款基于多功能数字时钟的小程序，产生1Hz时钟的分频计数器并正常运行-Based on a small program designed multifunction digital clock divider to generate 1Hz clock counter and running
<卢进> 在 2025-04-06 上传 | 大小：278kb | 下载：0

[VHDL编程] Example25

说明：设计一款基于VHDL的数码锁的小程序，其中加入了数码管显示功能及报警系统-VHDL-based design a digital lock small program, which joined the digital display and alarm system
<卢进> 在 2025-04-06 上传 | 大小：348kb | 下载：0

[VHDL编程] Example19

说明：设计一款基于VHDL的四人抢答器的小程序，按键按下开始抢答，首先按下的键值被数码管显示出来，与此同时，其它按键失去抢答作用。-VHDL-based design a small four Responder program, press the Start button to answer, first press the digital keys are displayed at the same time, other keys l
<卢进> 在 2025-04-06 上传 | 大小：249kb | 下载：0

[VHDL编程] NIOSIIf_100M_Custom_NixieTube

说明：挂载到Avalon-MM总线的数码管控制器-Avalon-MM bus to mount the digital controller
<chenxin> 在 2025-04-06 上传 | 大小：25.56mb | 下载：0

[VHDL编程] viterbia

说明：实现viterbi译码，通过比较最小汉明距来判别最佳路径，删除不必要的路径，最终找到最佳路径。-Implement viterbi decoding, by comparing the minimum hamming distance to distinguish the best path, delete unnecessary path, finally find the best path.
<wuxingtao> 在 2025-04-06 上传 | 大小：1kb | 下载：0