资源列表

« 1 2 ... .76 .77 .78 .79 .80 3481.82 .83 .84 .85 .86 ... 4311 »

[VHDL编程uart_verilog

说明:QII - VERILOG 精品串口源码,有多种不同设置,数据位、停止位、检验位可调。-QII- VERILOG boutique serial source, there are a variety of different settings, data bits, stop bits, parity bit adjustable.
<t> 在 2025-01-23 上传 | 大小:74kb | 下载:0

[VHDL编程rgb2ycbcr

说明:color space transformation with input coeficient
<Long> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程ycbcr2rgb

说明:color space transformation with input coefficiences
<Long> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程UART16450Transceiver-SourceCode.ZIP

说明:串口16450的逻辑代码,内部带仿真测试代码,已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
< 张雨石> 在 2025-01-23 上传 | 大小:525kb | 下载:0

[VHDL编程async_pulse

说明:asynchronous fifo with pulse input write by verilog code
<Long> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程continue_bus_sync

说明:continue asynchronous bus exchange write by verilog cdoe
<Long> 在 2025-01-23 上传 | 大小:6kb | 下载:0

[VHDL编程mux

说明:对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter m
<曾玉> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程SubwayAutoTicketSellSystemENDfinal

说明:用VHDL实现地铁售票系统,可以输入票得张数,可以实现找零功能。-Using VHDL subway ticketing system, you can enter the number of sheets have tickets, you can achieve the change function.
<李超越> 在 2025-01-23 上传 | 大小:588kb | 下载:0

[VHDL编程VHDL-AUTOMATIC-FAIR-COLLECTION

说明:基于VHDL的地铁售票系统,可以实现票数输入以及找零功能-Metro ticketing system based VHDL, can enter the number of votes and the change function
<李超越> 在 2025-01-23 上传 | 大小:1.13mb | 下载:0

[VHDL编程traffic

说明:Traffic Light Controller
<nilesh> 在 2025-01-23 上传 | 大小:1.82mb | 下载:0

[VHDL编程traffic-controller-lianjie

说明:基于DE2-70开发板的交通灯设计,有50MHz的分频程序,交通控制程序,数码管显示程序,采用Quartus ii 软件,对应开发板的引脚已经对应好,直接下载到DE2-70开发板可用-DE2-70 development board based design of traffic lights, there is a 50MHz frequency procedures, traffic control procedures, digi
<李文婷> 在 2025-01-23 上传 | 大小:587kb | 下载:0

[VHDL编程CNT25_cz

说明:一个20分频的程序,可在quartus ii软件中仿真,原理图和程序都有-A 20-minute frequency procedure in quartus ii simulation software, schematics and procedures are
<李文婷> 在 2025-01-23 上传 | 大小:373kb | 下载:0
« 1 2 ... .76 .77 .78 .79 .80 3481.82 .83 .84 .85 .86 ... 4311 »

源码中国 www.ymcn.org