资源列表
[VHDL编程] UART_VERILOG
说明:该程序实现在ALTERA FPGA 上使用VERILOG HDL语言实现串口通信。-The program in ALTERA FPGA VERILOG HDL language used on serial communication.<ccy> 在 2025-02-01 上传 | 大小:3kb | 下载:0
[VHDL编程] YIWEIJICUNQI
说明:两种移位寄存器的设计,分别为通用移位寄存器跟桶形移位寄存器-Two kinds of shift register design, namely, universal shift register with the barrel shifter<李永超> 在 2025-02-01 上传 | 大小:1kb | 下载:0
[VHDL编程] shixuzhuangtaiji
说明:通过verilog hdl语言实现对时序状态机的编写-By verilog hdl language for writing timing state machine<李永超> 在 2025-02-01 上传 | 大小:1kb | 下载:0
[VHDL编程] JIFENLBOQI
说明:通过verilog hdl语言完成对积分梳妆滤波器的设计-By verilog hdl language used to complete the design of the integrator comb filter<李永超> 在 2025-02-01 上传 | 大小:1kb | 下载:0
[VHDL编程] SUANSHUJISUAN
说明:通过verilog hdl实现加法器乘法器,除法器的设计-Achieved through verilog hdl adder multiplier, divider design<李永超> 在 2025-02-01 上传 | 大小:5kb | 下载:0
[VHDL编程] Digital-clock
说明:数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能-Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24<苏婧> 在 2025-02-01 上传 | 大小:490kb | 下载:0