[VHDL编程] DDS_dac9764

说明：verilog语言编写的DDS信号源，采用DAC9764-verilog DDS signal source language, using DAC9764
<孙辛泉> 在 2025-03-06 上传 | 大小：602kb | 下载：0

[VHDL编程] EDApinlvji

说明：EDA频率计程序 EDA频率计程序-Frequency meter program EDA EDA EDA frequency meter frequency meter program procedures
<胡鸿飞> 在 2025-03-06 上传 | 大小：8kb | 下载：0

[VHDL编程] KEY_PWM

说明：fpga产生可调的PWM波形,通过按键去控制其占空比-adjustable PWM waveform generated by fpga , through the buttons to control its duty cycle
<孙辛泉> 在 2025-03-06 上传 | 大小：1.48mb | 下载：0

[VHDL编程] vendingmachine

说明：描述了一个简单的自动售货机模型，并附带Testbanch对各种情况进行了仿真。-Describes a simple model of a vending machine, and comes Testbanch variety of situations were simulated.
<周宇> 在 2025-03-06 上传 | 大小：91kb | 下载：0

[VHDL编程] 4x4-Keypad

说明：fpga的一个小程序用于3s500e 4*4键盘模块-fpga is a small program used 3s500e 4* 4 keyboard module
<Clare> 在 2025-03-06 上传 | 大小：274kb | 下载：0

[VHDL编程] TLC549

说明：tlc549AD芯片的采样程序，但是基于AD芯片的采样率的限制，最大也就50khz左右-Tlc549AD chip sampling procedure, but the limitation of sampling rate based on the AD chip, the biggest is about 50 KHZ
<十禅> 在 2025-03-06 上传 | 大小：2.65mb | 下载：0

[VHDL编程] a

说明：用verilog实现除法器，调用了ip核，不仅有源代码，还有测试程序的时序编写-verilog ise divider
<炎静> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Q

说明：求模程序。。没有调用ip核，根据数学算法，逼近的思想，来编写的求模程序-verilog square
<炎静> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] CLOCK

说明：数字时钟的实现，能够显示时间，包括时，分，秒的信息。-The realization of the digital clock that can display time, including hours, minutes and seconds of information.
<yuxiuli> 在 2025-03-06 上传 | 大小：57kb | 下载：0

[VHDL编程] lab4_5

说明：用VHDL实现串行除法器，16位被除数，8位除数-Using VHDL serial divider, 16 dividend, divisor 8
<Wang Kaiyue> 在 2025-03-06 上传 | 大小：5kb | 下载：0

[VHDL编程] lab4_4

说明：用VHDL实现16进制到10进制以及10进制到16进制的转换-Using VHDL 16 to 229 10 to 16 hex and 10 hex hex conversion
<Wang Kaiyue> 在 2025-03-06 上传 | 大小：5kb | 下载：0

[VHDL编程] ins_Decoder

说明：采用VHDL语言编写的矩阵变换器四步换流程序-matrix converter
<hufengge> 在 2025-03-06 上传 | 大小：4kb | 下载：0