[VHDL编程] ref-sdr-sdram-vhdl

说明：基于VHDL编写的SDR-SDRAM控制器的编程，目前是业界常用的RAM控制器-VHDL prepared based on the SDR-SDRAM controller programming, is now commonly used in industry RAM controller
<wfs> 在 2025-02-01 上传 | 大小：990kb | 下载：0

[VHDL编程] CPU

说明：利用vhdl模拟实现CPU的功能，实现其中的加减乘除等多种运算-CPU utilization of vhdl simulation of the realization of the function, the realization of which, such as addition and subtraction, multiplication and division multiple computing
<张宁> 在 2025-02-01 上传 | 大小：990kb | 下载：0

[VHDL编程] Floating_Point

说明：简单的浮点的内核测试，已经验证通过，VLOGER编写-The core of a simple floating-point test has been adopted to verify, VLOGER prepared
<聂周> 在 2025-02-01 上传 | 大小：989kb | 下载：0

[VHDL编程] s3esk_picoblaze_amplifier_and_adc_control

说明：Contains bat files for direct upload of adc control to FPGA
<khoosram> 在 2025-02-01 上传 | 大小：989kb | 下载：0

[VHDL编程] music

说明：以vhdl 語言利用nios編寫的音樂控制範例.altera de2板實測可用-Vhdl language used to write the music control nios sample. Altera de2 board can be measured
<fdfg> 在 2025-02-01 上传 | 大小：988kb | 下载：0

[VHDL编程] xiyiji

说明：VHDL模拟洗衣机运行过程，用数码管和LED，显示洗涤，漂洗，甩干三个过程分时操作，可手动选择，有倒计时有蜂鸣-VHDL simulation running washing machine, with digital control and LED, display washing, rinsing, drying three processes timeshare, you can manually select, there is
<刘云飞> 在 2025-02-01 上传 | 大小：989kb | 下载：0

[VHDL编程] VHDL-(2)

说明：VHDL软件使用方法 新手快速入门培训PPT-VHDL Quick Start software training novices to use PPT
<David> 在 2025-02-01 上传 | 大小：988kb | 下载：0

[VHDL编程] FPGA-1602

说明：这是自己写的一个 基于ATEARA 公司的FPGA的 1602的程序 传上和交流交流-This is to write a FPGA-based ATEARA s 1602 program transfer and exchange on the exchange
<胥秋> 在 2025-02-01 上传 | 大小：990kb | 下载：0

[VHDL编程] baketball40s

说明：篮球40s倒计时控制器，能够预置数，并且实现报警功能，是一个课程设计的题目！-This is a baketball time controller for 40 seconds,which can provide the warning signal and the previous count,and it is a class design title.
<> 在 2025-02-01 上传 | 大小：990kb | 下载：0

[VHDL编程] xinlvj-

说明：用veilog HDL 语言写的数字心率计的源代码可以用quartus11打开-Write veilog HDL language digital heart rate of open source code can be used quartus11
<李念> 在 2025-02-01 上传 | 大小：989kb | 下载：0

[VHDL编程] verilog_CPU

说明：用verilog写的RISC_CPU，描述文件很详尽，含有测试文件-Written by verilog RISC_CPU, very detailed descr iption of the file containing the test file
<fyf> 在 2025-02-01 上传 | 大小：989kb | 下载：0

[VHDL编程] uart2bus_testbench_latest.tar

说明：uart2bus_testbench,uart测试平台，主要运用uvm验证方法学，对uart接口、systemverilog和uvm等ic开发和验证有一个初步了解和掌握。-Uart2bus_testbench, uart test platform, the main use of uvm validation methodology, uart interface, systemverilog and uvm ic developme
<徐伟升> 在 2025-02-01 上传 | 大小：988kb | 下载：1