资源列表

« 1 2 ... .04 .05 .06 .07 .08 3209.10 .11 .12 .13 .14 ... 4311 »

[VHDL编程clk_div

说明:实现时钟的四分频和16分频,用Verilog语言编写,并经过Quartus仿真-Clock divided by four and divided by 16
<杨勇> 在 2025-02-04 上传 | 大小:288kb | 下载:0

[VHDL编程dds

说明:基于FPGA,利用vhdl语言结合matlab工具实现dds,已经仿真-Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation
<ljx> 在 2025-02-04 上传 | 大小:3.09mb | 下载:0

[VHDL编程UART0407

说明:ise平台模拟UART,并与PC机实现收发(+1)-ISE platform simulation UART and transceiver.
<qinkun> 在 2025-02-04 上传 | 大小:712kb | 下载:0

[VHDL编程ledvhd

说明:ISE与VHDL入门程序,使用DCM分频实现LED的控制。-ISE and VHDL entry procedures with DCM divide LED control.
<qinkun> 在 2025-02-04 上传 | 大小:386kb | 下载:0

[VHDL编程jacobi

说明:雅可比算法求解矩阵特征值级特征向量问题,本算法有高速的特点-Jacobi algorithm for solving matrix eigenvalue-level feature vector problem, the algorithm has the characteristics of high-speed
<五毛> 在 2025-02-04 上传 | 大小:211kb | 下载:0

[VHDL编程fboscl

说明:基于FPGA,利用verilog语言实现反馈振荡器,已经仿真无错误-Based FPGA using Verilog language the feedback oscillator simulation error-free
<ljx> 在 2025-02-04 上传 | 大小:258kb | 下载:0

[VHDL编程zedboard

说明:xilinx的zed板详细开发资料,对初学者和开发人员都有帮助-The Xilinx zed board detailed development information, helpful for beginners and developers
<飞飞> 在 2025-02-04 上传 | 大小:6.88mb | 下载:0

[VHDL编程BotelloProyecto

说明:Unipolar Stepper Motor Driver in VHDL, with CCW,Step-number,Half/Complete Steps and Velocity selector
<jack> 在 2025-02-04 上传 | 大小:55kb | 下载:0

[VHDL编程test_wuline

说明:用 verilog语言实现直线的显示与反走样,用的是wu算法,适用于fpga实现-The Verilog language line display with anti-aliasing, wu algorithm, suitable for fpga implementation
<libingyang> 在 2025-02-04 上传 | 大小:7.54mb | 下载:0

[VHDL编程counter-0-9999-on-DE1

说明:Hello its simple counter for DE1 boards
<Mohammad> 在 2025-02-04 上传 | 大小:591kb | 下载:0

[VHDL编程CHANNEL_ESTIMATION_PROJECT

说明:基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来-Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk
<lei> 在 2025-02-04 上传 | 大小:11.26mb | 下载:0

[VHDL编程CPU8bit

说明:复旦大学 计算机体系结构实验 8位cpu-8bit cpu
<孙众毅> 在 2025-02-04 上传 | 大小:1.33mb | 下载:0
« 1 2 ... .04 .05 .06 .07 .08 3209.10 .11 .12 .13 .14 ... 4311 »

源码中国 www.ymcn.org