资源列表

« 1 2 ... .97 .98 .99 .00 .01 3202.03 .04 .05 .06 .07 ... 4311 »

[VHDL编程C6416DSK

说明:dsp图像处理程序 imlib库等的使用技巧-DSP image processing program imlib library use skills
<wangxingbin> 在 2025-02-04 上传 | 大小:1.2mb | 下载:0

[VHDL编程channel_loss

说明:数字中频接收机,有助于您加深对多速率信号处理机中频数字接收机设计的理解-IF digital receiver can help U understand the principle of digital receiver.
<张昉璞> 在 2025-02-04 上传 | 大小:2.32mb | 下载:0

[VHDL编程internet_test

说明:xilinx SP605 板卡,网口设计。echo设计,实现接收单字符并返回的功能,同时从串口显示输出内容-Xilinx SP605 board, network port design. echo design, implementation, receiving single character and returns the output from the serial port at the same time
<zhangshuo> 在 2025-02-04 上传 | 大小:11.81mb | 下载:0

[VHDL编程count-1

说明:基于Verilog的仿真,各个进制的计数器仿真。-Verilog-based simulation, the simulation hex ​ ​ counter.
<li> 在 2025-02-04 上传 | 大小:1.41mb | 下载:0

[VHDL编程mywork

说明:nexys 3 板卡,打砖块游戏。连上VGA接口,然后将mywork文件夹里的所有内容考到一个新建的文件夹下,不要有中文目录。下载运行就行了。-Nexys 3 board card, Arkanoid game. Connected to the the VGA interface, and then will mywork file folder li the all the contents of test to the a the
<zhangshuo> 在 2025-02-04 上传 | 大小:6.58mb | 下载:0

[VHDL编程taxi

说明:出租车计价器,EDA课程相关实验,quartus ii -Taxi meter EDA course experiment, the Quartus II
<> 在 2025-02-04 上传 | 大小:363kb | 下载:0

[VHDL编程adder16_2

说明:16位2级流水线加法器的verilog设计-16 2 pipeline adder Verilog design
<张山> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程ade

说明:用verilog HDL语言实现一个8位串行乘法器-An 8-bit serial multiplier with Verilog HDL language
<张山> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程mul_addtree

说明:用verilog HDL语言实现一个4位的流水线乘法器-Achieve a 4-bit pipelined multiplier using Verilog HDL language
<张山> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程5-6

说明:用verilog实现节省乘法器的16位复数乘法-16-bit complex multiplication verilog to achieve savings multiplier
<张山> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程divider

说明:用verilog实现一个被除数位8位、除数为4位的高效除法器-Verilog to achieve a dividend of 8, division by four efficient divider
<张山> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程5-15

说明:用verilog语言实现基于DDS技术的余弦信号发生器,其输出位宽为16比特-Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits
<张山> 在 2025-02-04 上传 | 大小:7kb | 下载:0
« 1 2 ... .97 .98 .99 .00 .01 3202.03 .04 .05 .06 .07 ... 4311 »

源码中国 www.ymcn.org